[发明专利]形成半导体器件替代栅的方法以及制造半导体器件的方法

说明书

技术领域

本发明涉及超深亚微米半导体器件技术领域，尤其涉及一种形成半导体器件替代栅的方法及制造半导体器件的方法。

背景技术

40多年来，集成电路按摩尔定律持续发展，特征尺寸不断缩小，集成度不断提高，功能越来越强。目前，金属氧化物半导体晶体管（MOSFET）的特征尺寸已进入亚50纳米。伴随着器件特征尺寸的不断减小，如果仍采用传统的多晶硅栅，多晶硅耗尽效应将越来越严重，多晶硅电阻也将随之增大，PMOS的硼穿透现象会更加显著，这些障碍将严重限制器件性能的进一步提高。为了克服以上困难，工业界开始采用高介电常数栅介质-金属栅结构代替传统的氧化硅/多晶硅栅结构。

在高k栅介质-金属栅半导体器件的制备上，通常包括两种制备工艺：一种是“先栅（gate first）”制备工艺，一种是“后栅（gate last）”制备工艺。先栅制备工艺是先制备金属栅电极后制备源/漏电极，其与标准CMOS工艺流程相似。其特点是工艺简单，与标准CMOS工艺相兼容，标准CMOS工艺中常用的一些工艺在先栅工艺中也可采用，有利于节省成本。但这种方法存在一些难以克服的缺点：首先是金属栅电极容易被注入源/漏电极的离子穿透而影响器件的电学特性；其次是激活源/漏电极杂质的高温工艺对金属栅的功函数会有很大的影响，大部分金属栅材料在高温退火处理后其功函数会向禁带中央移动，导致器件性能的退化。后栅制备工艺，又称大马士革工艺，国际常用的后栅制备工艺是先形成牺牲栅堆叠，在完成源/漏注入与激活工艺后，通过平坦化处理去掉牺牲栅堆叠，形成栅槽，然后重新淀积金属栅，完成高k栅介质-金属栅半导体器件的制备。这种后栅工艺的优点是金属栅电极在源/漏激活的高温退火工艺之后形成，避免了高温工艺对金属栅特性的影响，使器件获得很高的稳定性和一致性，有利于形成高性能的高k栅介质-金属栅半导体器件和电路；但是传统的后栅工艺是同时平坦化和去除N型器件区域和P型器件区域的假栅结构，当采用不同的替代栅结构时，这样的工艺会非常复杂。

发明内容

根据本发明的一个方面，提供一种形成半导体器件替代栅的方法，该方法包括：提供半导体衬底，所述半导体衬底包括N型器件区域和P型器件区域；

在所述N型器件区域上形成第一牺牲栅堆叠，在所述P型器件区域上形成第二牺牲栅堆叠，所述第一和第二牺牲栅堆叠中的每一个包括牺牲栅介质和牺牲栅电极，所述牺牲栅介质位于所述半导体衬底上，所述牺牲栅电极位于所述牺牲栅介质上，且所述N型器件区域中的牺牲栅电极高于所述P型器件区域中的栅电极；

环绕所述第一牺牲栅堆叠形成第一侧墙，并且环绕所述第二牺牲栅堆叠形成第二侧墙；

在所述半导体衬底中位于所述第一和第二牺牲栅堆叠的每一个两侧处形成源/漏区；

在所述半导体衬底之上形成第一保护层；

平坦化所述第一保护层至所述N型器件区域中的所述牺牲栅电极暴露；

去除所述N型器件区域中的所述第一牺牲栅堆叠以在所述第一侧墙内形成第一开口；

在所述半导体衬底之上形成N型替代栅层，从而在所述第一开口内形成N型替代栅堆叠；

平坦化所述N型替代栅层至所述P型器件区域中的所述第二牺牲栅堆叠暴露；

在所述半导体衬底之上形成第二保护层；

去除所述P型器件区域中的所述第二保护层至所述第二牺牲栅堆叠暴露；

去除所述P型器件区域中的所述第二牺牲栅堆叠以在所述第二侧墙内形成第二开口；

在所述半导体衬底之上形成P型替代栅层，从而在所述第二开口内形成P型替代栅堆叠；以及

平坦化所述P型替代栅层至所述N型器件区域中的所述N型替代栅堆叠暴露。

根据本发明的另一个方面，提供一种制造半导体器件的方法，包括：根据上述方法在半导体衬底上形成替代栅堆叠；形成层间介质层；以及在所述层间介质层上形成栅和源/漏通孔，并藉由所述通孔形成栅和源/漏引线。

本发明提供的这种半导体器件的制造方法在N型器件区域与P型器件区域采用不同高度的牺牲栅结构，在平坦化过程中先去除N型器件区域的牺牲栅结构，形成N型替代栅结构，然后，去除P型器件区域的牺牲栅结构，形成P型替代栅结构，克服了传统的替代栅工艺中同时去除N型和P型器件区域的牺牲栅结构分别形成替代栅结构的复杂工艺，保证了N型器件和P型器件的电学特性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。在各附图中，相同或类似的附图标记表示相同或者类似的结构或步骤。