[发明专利]一种调节接触电阻阻值的工艺

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种调节接触电阻阻值的工艺。

背景技术

目前，半导体的标准制程中，针对COMS器件的金属欧姆接触部分的工艺步骤，主要采用化学机械研磨工艺（Chemical Mechanical Polishing ，简称CMP）对通孔中的钨进行平坦化工艺，进而形成钨栓接触。

图1-6为本发明背景技术中形成钨栓接触的传统工艺步骤流程示意图；如图1-6所示，首先，提供一具有源级（S）、漏极（D）和栅极（G）的半导体衬底结构1，沉积层间介质层（Inter Layer Dielectrics，简称ILD）2覆盖半导体衬底结构1的上表面，利用光刻（Photo）、刻蚀（Etch）工艺，部分去除层间介质层2至源级（S）、漏极（D）和栅极（G）的上表面，以在刻蚀后剩余的层间介质层21中形成多个通孔3；其次，沉积阻挡层4覆盖刻蚀后剩余的层间介质层21的上表面和通孔3的底部及其侧壁后，沉积钨层5充满通孔3并覆盖阻挡层4的上表面；最后，采用CMP工艺对钨层5进行平坦化处理，以部分去除钨层5和阻挡层4至刻蚀后剩余的层间介质层21的上表面，使得剩余的钨层51和剩余的阻挡层41均位于通孔3中，进而形成钨栓接触孔。

由于钨的电阻率较大（0.053Ωmm²/m），造成接触电阻（钨栓）较大，致使制备的半导体器件电学性能较差，降低了产品的良率。

发明内容

针对上述存在的问题，本发明揭示了一种调节接触电阻阻值的工艺，主要利用钨回蚀工艺形成钨/铜栓，并通过调节回蚀工艺时间来控制形成的钨/铜栓中钨层和铜层的比例，以达到控制接触电阻阻值大学的目的，进而提高半导体器件的电学性能和产品的良率。  

本发明的目的是通过下述技术方案实现的：

一种调节接触电阻阻值的工艺，其中，包括以下步骤：

于一设置有源漏栅极的半导体衬底结构的上表面沉积层间介质层；

采用光刻、刻蚀工艺去除部分所述层间介质层，形成贯穿剩余层间介质层至所述半导体衬底结构表面的多个接触通孔；

沉积阻挡层覆盖所述剩余层间介质层和每个所述接触通孔的底部及其侧壁；

沉积钨层充满每个所述接触通孔并覆盖所述剩余层间介质层的上表面；

回蚀所述钨层，去除位于所述剩余层间介质层上方和部分所述接触通孔中的钨层；

沉积铜层覆盖所述阻挡层的上表面，并充满所述接触通孔；

采用平坦化工艺去除多余的铜层和阻挡层，形成钨/铜栓；

其中，通过控制回蚀工艺时间来控制回蚀所述接触通孔中钨层的深度。

上述的调节接触电阻阻值的工艺，其中，采用CMP工艺去除铜层和阻挡层至所述剩余层间介质层的。

上述的调节接触电阻阻值的工艺，其中，所述接触通孔的直径为80-200nm。

上述的调节接触电阻阻值的工艺，其中，所述阻挡层的材质为Ti/TiN。

上述的调节接触电阻阻值的工艺，其中，所述阻挡层的厚度为10-30nm。

综上所述，本发明一种调节接触电阻阻值的工艺，主要利用钨回蚀工艺形成钨/铜栓，并通过调节回蚀工艺时间来控制形成的钨/铜栓中钨层和铜层的比例，以达到控制接触电阻阻值大学的目的，进而提高半导体器件的电学性能和产品的良率。  

附图说明

图1-6为本发明背景技术中形成钨栓接触的传统工艺步骤流程示意图；

图7-14为本发明中形成钨/铜栓结构的工艺流程示意图；

图15为器件接触电阻与钨/铜栓比例之间的关系示意图，横轴表示钨/铜栓中铜与钨的比例，纵轴表示器件接触电阻的阻值大小（归一化）。

具体实施方式  

下面结合附图对本发明的具体实施方式作进一步的说明：