[发明专利]一种用于ESD保护的低压触发SCR器件

说明书

技术领域

本发明创造涉及一种可用于65nm半导体工艺的静电保护（ESD）器件，特别涉及低电压触发的SCR器件。

背景技术

静电放电（ESD，Electron Static Discharge）是当一个集成电路的管脚浮接时，大量静电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。在集成电路的静电放电时会产生数百甚至数千伏特的高压，将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步，MOS管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层显得十分重要。

ESD现象的模型主要有四种：人体放电模型（HBM）、机械放电模型（MM）、器件充电模型（CDM）以及电场感应模型（FIM）。对一般集成电路产品来说，一般要经过人体放电模型，机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。为了达到保护芯片抵御静电打击的目的，目前已有多种静电防护器件被提出。在集成电路中，二极管、GGNMOS、SCR等都可以用来充当ESD保护器件，其中可控硅器件（SCR）是最具有效率的 ESD 保护器件之一。可控硅（Silicon controlled rectifier - SCR），又叫晶闸管，由于其维持电压很低，所以能够承受很高的ESD 电流，因此，SCR 天然具有高的ESD 鲁棒性。相较其他 ESD 保护器件，SCR器件的单位面积 ESD 保护能力最强。

常规的SCR器件，如图1所示，P型衬底上设有N阱和P阱，N阱和P阱上分别设有N+和P+两个注入区，所有注入区之间用浅沟槽（STI）隔离，有一个浅沟槽（STI）跨接在N阱和P阱之间。此种结构的SCR器件被用于ESD 防护存在的缺点是：开启电压 Vt1可以表示为 Nwell/P-well PN 结的反向击穿电压，此电压一般比较大，大于MOSFET的栅击穿电压。也就是触发电压太高。

随着器件的特征尺寸的缩小，电路的工作电压也不断下降，为了将可控硅ESD防护器件的触发电压降低到可观的电压值内，研制低压触发SCR器件是本领域的技术人员不断研究的课题。

发明内容

为了解决以上问题，本发明创造提供一种采用新型技术减小器件的ESD触发电压的用于ESD保护的低压触发SCR器件。

为了实现上述目的，本发明创造采用的技术方案是：一种用于ESD保护的低压触发SCR器件，包括P型衬底，P型衬底上设置N阱，设有第一PMOS、第二PMOS和第三PMOS。

在N阱上设有第一N+注入区和第一P+注入区，第一P+注入区临近N阱和P型衬底的交界处。也就是N阱的触发点第一N+注入区应设计在第一P+注入区的外边。

在P型衬底上设有第二N+注入区和第三P+注入区，第二N+注入区临近N阱和P型衬底的交界处；也就是第三P+注入区衬底接触应设计在第二N+注入区的外边。

第一P+注入区接阳极，作为第三PMOS的源，第二P+注入区作为第三PMOS的漏跨接在N阱和P型衬底之间。

第一PMOS栅接阳极，漏接阴极，源接N阱的第一N+注入区，衬底接电路的Vdd。

第二PMOS栅接阳极，漏接阴极，源接第三PMOS的栅，衬底接电路的Vdd。

第二N+注入区和第三P+注入区均接阴极。

常规SCR 器件的开启电压 Vt1可以表示为 Nwell/P-well PN 结的反向击穿电压，此电压一般比较大，大于MOSFET的栅击穿电压。如果用常规SCR 器件作为ESD保护器件，必须降低SCR的触发电压，使其小于MOSFET的栅击穿电压，从而实现ESD器件在栅没击穿前被触发开通以泻放ESD电流。

本发明创造采用第一PMOS和第二PMOS分别进行衬底触发和栅触发以减小SCR器件的ESD触发电压。ESD来临之后，ESD脉冲信号施加在阳极和阴极之间，第一PMOS和第二PMOS首先被触发导通。第一PMOS开通之后，给Nwell施加一触发电流，起到衬底触发SCR器件的作用；第二PMOS开通之后给第三PMOS一触发电压，第二PMOS的导通电流触发第三PMOS导通，第三PMOS进一步减小了SCR的触发电压。Nwell 的触发电流和第三PMOS沟道电流触发晶闸管导通，晶闸管电流（SCR current）导通大部分ESD 电流，从而实现了ESD保护。本发明创造通过衬底触发和栅触发技术大大减小了SCR器件的ESD触发电压。

附图说明