[发明专利]半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其制作方法。

背景技术

集成电路尤其超大规模集成电路的主要器件是金属-氧化物-半导体场效应晶体管（MOS晶体管），MOS晶体管的关键性能指标是驱动电流，驱动电流的大小取决于栅极电容，而栅极电容与栅极表面积成正比，与栅介质层厚度成反比，且与栅介质层的介电常数成正比。栅介质层厚度不能太小，否则栅极里掺入的硼离子等杂质会从栅极扩散到半导体衬底中或固定在栅介质层中，从而影响器件的阈值电压。随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，相对应地，栅极表面积越来越小，栅介质层的厚度也已经很薄，此时，只有通过提高栅介质层的介电常数来提高栅极电容以及降低等效氧化层厚度（EOT）。

虽然可以直接采用高介电常数的材料作为栅介质层，但是其与现有工艺有较大差异，成本比较高，因此现有技术中一般仍采用二氧化硅作为栅介质层，在形成栅极之前，通过在二氧化硅中掺入氮使之成为致密的氮氧化硅来提高栅介质层的介电常数，且氮原子的掺入还能有效地抑制硼等栅极掺杂原子在栅介质层中的扩散，同时该工艺与现有工艺有良好的连续性和兼容性。

参考图1所示，现有技术中半导体器件一般包括：

半导体衬底10；

位于所述半导体衬底10上的栅介质层20，所述栅介质层20的材料为氮氧化硅；

位于所述栅介质层20上的多晶硅栅30。

所述多晶硅栅30多采用干法刻蚀工艺形成，在刻蚀过程中不可避免的要会损伤多晶硅栅30的表面，因此会采用快速热氧化（Rapid Thermal Oxidation，RTO）处理或水蒸气氧化（ISSG）在多晶硅栅30的表面和栅介质层20的上表面会形成氧化层40，所述氧化层40的材料为二氧化硅，其用于修复所述多晶硅栅30的表面，同时可以保护多晶硅栅30不被氧化。

但是，上述半导体器件的栅介质层20的介电常数容易发生偏移（shift），相应的，阈值电压也会发生偏移，最终影响半导体器件的性能。

更多关于氧化层的技术请参考公开号为CN101290880A的中国专利申请。

因此，如何防止栅介质层的介电常数发生偏移就成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种半导体器件及其制作方法，可以避免栅介质层的介电常数发生偏移，最终提高半导体器件的性能。

为解决上述问题，本发明提供了一种半导体器件，包括：

半导体衬底；

位于所述半导体衬底上的栅介质层，所述栅介质层的材料为氮氧化合物；

位于所述栅介质层上的栅极；

至少位于所述栅极侧壁的氧化层，所述氧化层的材料为氮氧化硅。

为解决上述问题，本发明还提供了一种半导体器件的制作方法，包括：

提供半导体衬底；

在所述半导体衬底上形成氮氧化合物材料的栅介质层；

在所述栅介质层上形成多晶硅栅；

至少在所述多晶硅栅侧壁上形成氮氧化硅材料的氧化层。

与现有技术相比，本发明技术方案具有以下优点：至少在栅极侧壁形成氮氧化硅的氧化层，从而不会影响与氧化层接触位置的栅介质层的介电常数，进而可以保证栅介质层的介电常数不会发生偏移，器件的阈值电压不会发生偏移，最终可以提高半导体器件的性能。此外，由于氮氧化硅相比于二氧化硅更致密，因此氧化层还可以作为保护层，更好地防止氧化入侵。

附图说明

图1是现有技术中半导体器件的结构示意图；

图2是本发明实施例中半导体器件的制作方法的流程示意图；

图3至图5是本发明实施例中半导体器件的制作方法的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术中栅介质层的介电常数容易发生偏移，从而降低了半导体器件的性能。