[发明专利]半导体器件的制造方法及装置

说明书

本发明公开了一种半导体器件的制造方法及装置，以提高半导体器件的性能并降低半导体器件的制造成本，该方法包括：提供半导体基底，并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层；在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔；在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层；在阻挡层的顶表面及沟槽和通孔内沉积金属层；采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除，使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平；采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除。

技术领域

本发明涉及集成电路制造领域，尤其涉及一种半导体器件的制造方法及装置，以提高半导体器件的性能并降低半导体器件的制造成本。

背景技术

随着半导体工业的发展，极大规模集成电路（VLSI）以及超大规模集成电路（ULSI）已经被广泛应用。相比以往的集成电路，极大规模集成电路和超大规模集成电路具有更复杂的多层结构，更小的特征尺寸。众所周知，在阻容电路中，电路电阻和电路电容决定了电路的阻容迟滞（RC），以及电路的能量消耗（E＝CV2f）。所以集成电路的电阻值和电容值直接决定了集成电路的性能，尤其是在超微细特征尺寸集成电路。现有极大和超大规模集成电路的性能发展受限于电路中的阻容迟滞和能量消耗。为了降低电路中的阻容迟滞和能量消耗，铜由于其具有更高的电导率，已经逐步取代了铝来构成集成电路中的金属结构；低介电常数材料SiOF（k～3.5），SiOCH（k～3.0），也被用来代替传统的介电质材料如SiO2（k～4.0）。但是，当介电质k值小于3时，此类低k介电质材料应用上有很多缺点如介电质击穿性能差、热传导率低、粘附性和热稳定性差等，并且多孔的低k介电质由于其机械强度差，在化学机械抛光（CMP）时易剥离。低k介电质材料的性能缺陷阻碍了其在集成电路中的广泛使用。

为了在半导体器件中使用低K介电质材料，一种新的半导体器件的制造方法应运而生。该半导体器件的制造方法包括如下步骤：首先，提供半导体基底；然后，在半导体基底上依次形成介质阻挡层、低K介电质层、第一硅氧化层、金属硬掩膜层及第二硅氧化层；随后，在介质阻挡层、低K介电质层、第一硅氧化层、金属硬掩膜层、第二硅氧化层上形成沟槽和通孔；其后，在第二硅氧化层的表面及沟槽和通孔内壁形成阻挡层；其后，在阻挡层的表面及沟槽和通孔内沉积金属铜；最后，采用CMP技术去除沟槽和通孔外的金属铜及阻挡层、第二硅氧化层、金属硬掩膜层、第一硅氧化层，使低K介电质层裸露出来，并使金属铜的高度与低K介电质层齐平。

在上述步骤中，为了减小CMP抛光过程中产生的机械应力对低K介电质层造成的损伤，在低K介电质层上分别形成有第一硅氧化层和金属硬掩膜层，然而，即便如此，仍有机械应力直接作用于低K介电质层，导致介电质层的K值只能在有限的范围内降低，同时，第一硅氧化层和金属硬掩膜层在CMP去除的过程中，除了容易造成刮伤、金属铜的侵蚀外，也会造成金属铜和低K介电质层的损失，即一部分的金属铜和低K介电质层被去除了，从而降低了半导体器件的性能和可靠性，此外，为了尽量减小机械应力对低K介电质层造成的损伤，在低K介电质层上形成的第一硅氧化层和金属硬掩膜层的厚度较厚，增加了半导体器件的制造成本。

发明内容

本发明的目的是针对上述背景技术存在的缺陷提供一种半导体器件的制造方法，该方法能够提高半导体器件的性能并降低半导体器件的制造成本。

为实现上述目的，本发明提供的一种半导体器件的制造方法，包括：提供半导体基底，并在半导体基底上依次形成介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层；在介质阻挡层、低K介电质层、金属硬掩膜层及硅氧化层内形成沟槽和通孔；在硅氧化层的顶表面及沟槽和通孔的内壁形成阻挡层；在阻挡层的顶表面及沟槽和通孔内沉积金属层；采用无应力抛光的方法将沟槽和通孔外的金属层及沟槽和通孔内的部分金属层去除，使沟槽和通孔内的金属层的高度与低K介电质层的顶表面齐平；采用气相刻蚀的方法将沟槽和通孔外的阻挡层、硅氧化层及金属硬掩膜层去除。