[发明专利]一种集成电路版图验证的层次化天线检查方法

说明书

技术领域

本发明是一种集成电路版图验证的层次化天线检查方法，所属的技术领域是集成电路计算机辅助设计领域，尤其是涉及集成电路版图的设计规则检查（DRC）和版图与集成电路版图网表提取（NE）领域。

背景技术

随着集成电路技术的发展，芯片的特征尺寸越来越小，单个芯片的集成度不断提高，结构和工艺日益复杂，版图数据库的规模成倍增加。芯片规模的扩大，使得在集成电路设计的各个阶段所需验证的设计规则也在不断增多。其中集成电路版图的设计规则检查（DRC）以及集成电路版图网表提取（NE）变得越来越重要，它们对于减少设计错误、降低设计成本和设计失败的风险具有重要作用。在超大规模集成电路的设计中，版图规模急剧膨胀，如何在版图中快速简洁地定位问题，成为集成电路设计面临的又一项挑战。

在版图验证中，天线检查是很广泛的一类规则检查, 这类检查的目的是找出相互连接的有足够大表面积的路径, 这些路径均可能在制造过程中积累过量的电荷，这些路径称为天线， 它们可能降低生产过程的成品率。而天线检查的实际实现则是针对节点的表达式计算，因此如何快速地计算版图中的节点相关表达式值是进入深亚微米时代，随着设计规模的增大，版图数据规模急速膨胀，必然带来的问题。同时由于版图数据规模的扩大，层次关系也被引进版图规则检查等一系列版图验证过程中，而层次关系的引入对版图节点的表达式计算也提出了更高的要求。本发明基于图形选择提升和表达式值计算提升方法，提出了一种节点表达式的层次计算方法，有利于更快速地计算带有层次关系的节点表达式，提高天线检查操作效率。

发明内容

本发明针对集成电路版图设计中所面临的节点表达式层次性计算的效率问题，结合图形选择提升和表达式值计算提升方法，提出了一种节点表达式的层次计算方法。本方法的基本思路如下：首先采用图形选择提升和表达式值计算提升方法，以逆拓扑序依次处理各个层次单元。其次，利用节点结果层次调整方法对已判断出的输出节点进行层次调整，最后以逆拓扑序输出输出层结果图形。在集成电路版图验证中利用本方法，有利于更快速地计算带有层次关系的节点表达式，提高天线检查操作效率。

主要技术方案包括以下三个方面：

首先，采用图形选择提升和表达式值计算提升方法，以逆拓扑序依次处理各个层次单元。步骤包括1，图形选择提升阶段，即接收下层单元的提升图形，确定能够留在当前层次单元以进行表达式计算而不需提升的输入层图形以及需要提升的输入层图形。对于当前层图形及自下层接收的图形，其传统判断提升的标准是以节点的层次关系判断的，即把图形提升到能够计算完整表达式值的层次再进行表达式计算，而本方法是以是否与上层有重叠区域判定。对于与上层有重叠区域的图形，依据表达式中输入层对应函数区分，若对应输入层表达式函数为面积，则将该图形与重叠区域重叠的部分进行提升，其他部分保留在本层处理，若为其它函数则直接提升整个图形；2.表达式值计算提升阶段，首先对不需提升的输入层图形进行本层节点表达式计算，其次对于下层计算出的节点表达式值需要在上层处理的，提升下层单元中已计算好并需要在本层或上层处理的节点表达式值，根据需要与本层表达式值合并。对于能够在本层计算完整表达式值的节点，收集并计算完整节点表达式值并根据表达式约束条件对能够在本层判定的节点进行是否满足输出条件的判定。对于不能在本层而是在上层才能计算完整表达式值的节点根据节点的引脚/端口对应关系将节点对应的表达式值提升至能够完整计算表达式值的层次再进行表达式值计算。

其次，利用结果层次调整方法对已判断出的输出节点进行层次优化。具体步骤为自顶向下的拓扑序对每个单元检查每个层次节点的引脚/端口关系,当本层所有具有相同引脚/端口对应关系的节点都满足条件判定为在本层输出时，该组节点将不需在本层输出，而是将输出层次转移为下层，即输出下层对应引脚/端口关系的节点。从而减少上层节点的输出个数，实现层次优化目的。若本层具有相同引脚/端口对应关系的节点之间具有不同的输出判定，则保持在本层输出满足输出条件的节点。

最后，以逆拓扑序依次处理各个层次单元，根据已有节点输出结果及其层次输出图形。第二步中得到了节点的输出判定及其输出层次。本步骤以此为依据，输出图层中相应图形。若输出图形的输出层次在当前处理层次的上层，则将该图形提升到对应层次。若输出图形输出层次在本层，则输出。这时所有提升的图形已保证都为即将在上层输出的结果图形，确保没有额外图形提升。

附图说明

图1方法总流程图；