[发明专利]存储控制器、存储设备、信息处理系统以及存储控制方法

权利要求书

1.一种存储控制器，包括：

纠错码管理部，被配置成在以数据和该数据的第一纠错码作为单位数据而将多个单位数据存储在存储部中，并且将预定的多个单位数据的第二纠错码存储在所述存储部中以便对应于多个单位数据中的所述预定的多个单位数据时，以每个条目来管理所述预定的多个单位数据与对应于所述预定的多个单位数据的第二纠错码之间的对应关系；

地址管理部，被配置成管理逻辑地址与所述纠错码管理部中的条目之间的对应关系；以及

纠错部，被配置成获取所述纠错码管理部中的与作为从所述地址管理部进行读取的对象的逻辑地址相对应的条目，并且基于在所关心的所述条目中管理的所述预定的多个单位数据和所述第二纠错码来执行纠错。

2.根据权利要求1所述的存储控制器，其中，所述预定的多个单位数据被存储在所述存储部中的不连续的物理地址中。

3.根据权利要求1所述的存储控制器，其中，所述地址管理部管理表示与逻辑地址相对应的所述第二纠错码是否被存储的纠错码标志，并且所述纠错部仅在所述纠错码标志表示所述第二纠错码被存储的结果时执行所述纠错。

4.根据权利要求1所述的存储控制器，其中，所述纠错码管理部调控所述预定的多个单位数据的耦接顺序；以及

所述纠错部根据所述耦接顺序来耦接所述预定的多个单位数据，从而执行所述纠错。

5.根据权利要求1所述的存储控制器，其中，所述纠错码管理部保持与所述预定的多个单位数据相对应的所述第二纠错码在所述存储部中的物理地址；以及

所述纠错部根据所述第二纠错码的所述物理地址从所述存储部获取所述第二纠错码。

6.根据权利要求5所述的存储控制器，其中，所述纠错码管理部进一步保持与所述预定的多个单位数据相对应的所述第二纠错码在所述存储部中的物理地址内偏移；以及

所述纠错部根据所述第二纠错码的所述物理地址和所述物理地址内偏移从所述存储部获取所述第二纠错码。

7.根据权利要求1所述的存储控制器，进一步包括：

纠错码生成部，被配置成在接收到数据保持特性加强命令时针对在该数据保持特性加强命令所指定的逻辑地址的范围内存储的数据来生成所述第二纠错码；以及

条目管理部，被配置成在接收到所述数据保持特性加强命令时，针对所述数据保持特性加强命令所指定的逻辑地址的范围内存储的数据，在所述纠错码管理部中新确保在其中保持与对应的所述第二纠错码的对应关系的条目，并且将所述新确保的条目与所述指定的逻辑地址之间的对应关系登记在所述地址管理部中。

8.根据权利要求7所述的存储控制器，其中，所述条目管理部在接收到所述数据保持特性加强解除命令时，释放在所述纠错码管理部中针对在所述数据保持特性加强解除命令中指定的逻辑地址的范围内存储的数据，保持与对应的所述第二纠错码的对应关系的所述条目，并且删除所述地址管理部中的所述释放的条目与所述指定的逻辑地址之间的对应关系。

9.根据权利要求7所述的存储控制器，其中，所述纠错码管理部对于每个条目保持与所述第二纠错码相对应的单位数据的数目；以及

所述条目管理部在新确保所述条目时以其中所述单位数据的数目表示零的条目为目标。

10.根据权利要求7所述的存储控制器，其中，所述纠错码管理部对于每个条目都保持了与所述第二纠错码相对应的单位数据的数目；以及

所述条目管理部在新确保所述条目时以其中所述单位数据的数目小于预定数目的条目为目标。

11.根据权利要求1所述的存储控制器，其中，所述地址管理部将针对所述逻辑地址进行最后存取的时间保持为最后存取时间，并且所述存储控制器进一步包括：

纠错码生成部，被配置成在从所述最后存取时间起经过预定的时间段时针对在所述逻辑地址中存储的数据来生成所述第二纠错码；以及

条目管理部，被配置成在从所述最后存取时间起经过预定的时间段时，针对在所述逻辑地址中存储的数据，在所述纠错码管理部中新确保在其中保持与对应的第二纠错码的对应关系的条目，并且将新确保的条目与指定的逻辑地址之间的对应关系登记在所述地址管理部中。