[发明专利]阵列基板及其制作方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。

背景技术

在薄膜晶体管液晶显示器（TFT LCD）制造工艺中，预防或减轻静电放电（ESD）发生是一项重要的课题。在阵列基板制造过程中，发生静电放电会造成电路击穿，破坏电路结构，造成短路或断路等问题，会严重影响产品良率。

现有源、漏电极形成的刻蚀工艺极易发生静电放电，破坏数据金属层图形，或导致其与栅金属层短路。主要原因是带有数据金属层的阵列基板进入干刻设备反应腔室后，干刻设备反应腔室会使用大功率的射频电源，当数据金属层遇到大功率的射频电源时极易发生静电放电。

现有源、漏电极形成的刻蚀工艺有两种：一种是5Mask刻蚀工艺，一种是4Mask刻蚀工艺。

5Mask刻蚀工艺：首先Active Dep（有源层成膜），然后采用全曝光技术曝光显影，接着进行干刻设备进行Active Etch（有源层刻蚀），然后剥离、S/D Dep（数据金属层成膜）、S/D Mask（曝光显影）、S/D Wet Etch（S/D湿刻），进入干刻设备进行N+Etch（N+有源层刻蚀），剥离。从而完成源、漏电极形成的刻蚀工艺。

4Mask刻蚀工艺：首先Active Dep（有源层成膜）和S/D Dep（数据金属层成膜）、然后采用半曝光技术曝光显影，接着进行1st S/D Wet Etch（第一次S/D湿刻），再进入干刻设备进行Active Etch（有源层刻蚀）、PR Ashing（PR胶灰化）、然后进行2nd S/D Wet Etch（第二次S/D湿刻），再进入干刻设备进行N+Etch（N+有源层刻蚀），剥离。从而完成源、漏电极形成的刻蚀工艺。

由上述两种工艺流程可见，在最终刻蚀完源漏电极后都会有一次N+有源层的干刻，因此会导致数据金属层发生静电放电。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：在制备阵列基板的过程中，如何避免数据金属层发生静电释放。

（二）技术方案

为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括以下步骤：

S1：在基板上形成包括栅极、栅线及栅绝缘层的图形；

S2：形成包括有源层及沟道区域的图形；

S3：形成包括源漏电极及数据线的图形；

S4：形成包括像素电极及钝化层的图形。

其中，所述步骤S2具体包括：

形成有源层薄膜，并涂覆光刻胶；

通过掩膜板对光刻胶进行曝光显影，保留有源层图形区域的光刻胶，且使得有源层图形区域中沟道区域对应的光刻胶的厚度小于有源层图形区域中其它区域的光刻胶的厚度；

刻蚀暴露出的有源层薄膜，并对光刻胶进行灰化，灰化掉所述沟道区域的光刻胶；

刻蚀暴露出的所述沟道区域的有源层薄膜，剥离剩余的光刻胶，以形成所述有源层及沟道区域的图形。

其中，所述形成有源层薄膜为：依次形成N+a-Si和a-Si薄膜，所述刻蚀暴露出的所述沟道区域的有源层薄膜为：刻蚀掉a-Si薄膜，并刻蚀掉部分N+a-Si薄膜。

其中，所述步骤S3具体包括：

形成源漏金属薄膜，并涂覆光刻胶；

对光刻胶进行曝光显影，保留源漏电极图形区域的光刻胶；

刻蚀暴露出的源漏金属薄膜，剥离剩余的光刻胶，以形成源漏电极的图形。

本发明还提供了一种如上述任一项所述的阵列基板制作方法制作的阵列基板。

本发明还提供了一种显示装置，包括上述的阵列基板。

（三）有益效果

本发明的阵列基板制作方法中通过先制作有源层及沟道，将所有干刻的工艺在制作源漏电极之前完成，避免了将带有数据金属层的阵列基板放入干刻设备反应腔室而导致的数据金属层静电放电，从而避免了静电放电会造成电路击穿，破坏电路结构的问题，进而提高了产品良率。

附图说明

图1是本发明实施例的阵列基板制作方法流程图；

图2是本发明实施例的阵列基板制作方法中在基板上沉积有源层薄膜后的结构示意图；

图3是在图2的基础上通过半透光掩模板对光刻胶曝光显示后的形成的基板示意图；

图4是在图3的基础上刻蚀掉非有源层区域的有源层薄膜的基板结构示意图；

图5是在图4的基础上灰化掉沟道区域的光刻胶后的基板结构示意图；

图6是在图5的基础上刻蚀出沟道形成有源层图形的基板结构示意图；