[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种半导体器件，包括：衬底上沿第一方向延伸的多个鳍片，沿第二方向延伸并且跨越了每个鳍片的栅极，位于栅极两侧的鳍片上的源漏区以及栅极侧墙，其中，鳍片的顶部和/或侧壁上具有表面层。依照本发明的半导体器件及其制造方法，在鳍片顶部以及侧壁选择性外延生长形成了高迁移率材料层，有效提高了沟道区载流子迁移率，有效提高了器件的性能和可靠性。

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及一种能有效提高载流子迁移率的三维多栅FinFET及其制造方法。

背景技术

在当前的亚20nm技术中，三维多栅器件(FinFET或Tri-gate)是主要的器件结构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。

例如，双栅SOI结构的MOSFET与传统的单栅体Si或者SOI MOSFET相比，能够抑制短沟道效应(SCE)以及漏致感应势垒降低(DIBL)效应，具有更低的结电容，能够实现沟道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降低了对于有效栅氧厚度(EOT)的要求。而三栅器件与双栅器件相比，栅极包围了沟道区顶面以及两个侧面，栅极控制能力更强。进一步地，全环绕纳米线多栅器件更具有优势。

现有的FinFET结构以及制造方法通常包括：在体Si或者S0I衬底中刻蚀形成多个平行的沿第一方向延伸的鳍片和沟槽；在沟槽中填充绝缘材料形成浅沟槽隔离(STI)；在鳍片顶部以及侧壁沉积通常为氧化硅的较薄(例如仅1～5nm)假栅极绝缘层，在假栅极绝缘层上沉积通常为多晶硅、非晶硅的假栅极层；刻蚀假栅极层和假栅极绝缘层，形成沿第二方向延伸的假栅极堆叠，其中第二方向优选地垂直于第一方向；在假栅极堆叠的沿第一方向的两侧沉积并刻蚀形成栅极侧墙；刻蚀栅极侧墙的沿第一方向的两侧的鳍片形成源漏沟槽，并在源漏沟槽中外延形成源漏区；在晶片上沉积层间介质层(ILD)；刻蚀去除假栅极堆叠，在ILD中留下栅极沟槽；在栅极沟槽中沉积高k材料的栅极绝缘层以及金属/金属合金/金属氮化物的栅极导电层。

另一方面，随着器件尺寸减小，驱动能力受到较大限制。一种可行的方案是采用硅之外的材料，例如Ge、GaAs、InP、GaSb、InAs、InSb等，在这些材料中，载流子-电子或者空穴的迁移率明显大于硅材料中的速率，使得器件驱动能力显著提高，可有效提高器件性能。

上述这些高迁移率材料膜层通常是在硅衬底上外延形成很厚的体层，或者在具有浅沟槽隔离等隔离结构的硅衬底上选择性外延形成仍较厚的膜层。这些高迁移率材料层的形成工艺难以与常用的CMOS标准工艺兼容，并且与CMOS工艺中目前主流的高k栅介质(HK)/金属栅极(MG)的后栅工艺兼容性差。此外，较厚的高迁移率膜层还存在缺陷多，性能不稳定、可靠性差的问题。

发明内容

由上所述，本发明的目的在于克服上述技术困难，提出一种新的FinFET结构及其制造方法，能有效提高鳍片沟道区的载流子迁移率，从而有效提高器件性能和可靠性。

为此，本发明提供了一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片；在鳍片上形成沿第二方向延伸的假栅极堆叠结构；在假栅极堆叠结构沿第一方向的两侧形成栅极侧墙和源漏区；去除假栅极堆叠结构，形成栅极沟槽；在鳍片顶部和/或侧壁上形成表面层；在栅极沟槽中形成栅极堆叠结构。

其中，表面层包括高迁移率材料。

其中，高迁移率材料包括Ge、GaAs、InP、GaSb、InAs、InSb、SiGe、Si:C、SiGe:C、应变硅(Strained-Si)、GeSn、GeSiSn及其组合。

其中，表面层为多层结构。

其中，形成栅极侧墙和源漏区的步骤进一步包括：以栅极侧墙为掩模，刻蚀鳍片，形成源漏沟槽；在源漏沟槽中外延生长形成抬升源漏区。