[发明专利]新型容错磁盘阵列系统无效
| 申请号: | 201210483298.7 | 申请日: | 2012-11-23 |
| 公开(公告)号: | CN103838636A | 公开(公告)日: | 2014-06-04 |
| 发明(设计)人: | 吴泽邦;孙中源;米占伍 | 申请(专利权)人: | 景幂机械(上海)有限公司 |
| 主分类号: | G06F11/07 | 分类号: | G06F11/07 |
| 代理公司: | 上海精晟知识产权代理有限公司 31253 | 代理人: | 何新平 |
| 地址: | 201111 上海市闵*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 新型 容错 磁盘阵列 系统 | ||
技术领域
本发明涉及的是一种磁盘阵列系统,具体涉及一种新型容错磁盘阵列系统。
背景技术
如何增加磁盘的存取access速度如何防止数据因磁盘的故障而失落及如何有效的利用磁盘空间一直是电脑专业人员和用户的困忧而大容量磁盘的价格非常昂贵对用户形成很大的负担。磁盘阵列技术的产生一举解决了这些问题。目前改进磁盘存取速度的方式主要有两种。一是磁盘快取控制disk cache controller,它将从磁盘读取的数据存在快取内存cache memory中以减少磁盘存取的次数,数据的读写都在快取内存中进行,大幅增加存取的速度,如要读取的数据不在快取内存中,或要写数据到磁盘时,才做磁盘的存取动作。这种方式在单工期环境single-tasking envioronment,如DOS之下对大量数据的存取有很好的性能(量小且频繁的存取则不然)但在多工multi-tasking环境之下,因为要不停的作数据交换swapping的动作或数据库database的存取,因每一记录都很小就不能显示其性能。这种方式没有任何安全保障。其一是使用磁盘阵列的技术。磁盘阵列是把多个磁盘组成一个阵列当作单一磁盘使用,它将数据以分段striping的方式储存在不同的磁盘中存取数据时,阵列中的相关磁盘一起动作大幅减低,数据的存取时间同时有更佳的空间利用率。磁盘阵列所利用的不同的技术称为RAID level不同的level针对不同的系统及应用以解决数据安全的问题。
磁盘阵列是由许多台磁盘机或光盘机按一定的规则,如分条、分块、交叉存取等组成一个快速,超大容量的外存储器子系统。它在阵列控制器的控制和管理下,实现快速,并行或交叉存取,并有较强的容错能力。从用户观点看,磁盘阵列虽然是由几个、几十个甚至上百个盘组成,但仍可认为是一个单一磁盘,其容量可以高达几百~上千千兆字节,因此这一技术广泛为多媒体系统所欢迎。
容错磁盘阵列是并行处理的概念在外存系统中的实现。通过多个盘的并行操作,可成倍提高数据传输速率,通过增加冗余磁盘,可在阵列中有磁盘损坏的情况下仍能通过数据重建手段恢复已损坏磁盘中的数据,因而可显著提高大容量存储系统的可靠性。
高数据传输率和高可靠性使磁盘阵列具有广泛的应用前景,但目前的应用程度还远没有象预料的那么普遍。究其原因,现有产品价格偏高和性能没有充分发挥,可以说是制约容错磁盘阵列系统发展的主要障碍。
发明内容
针对现有技术上存在的不足,本发明目的是在于提供一种新型容错磁盘阵列系统,它能实现多种主机接口以适应不同的主机接口,以及多种RAID级功能以满足不同的应用场合,实现容错性能的可伸缩性以适应不同的容错要求。
为了实现上述目的,本发明是通过如下的技术方案来实现:新型容错磁盘阵列系统,包括数据接口、编译码电路、数据缓存、纠错逻辑电路、读写控制电路和磁盘,数据接口与编译码电路相连,编译码电路通过数据缓存与多个磁盘相连,且编译码电路与纠错逻辑电路相连,数据缓存与读写控制电路相连。
根据上述的新型容错磁盘阵列系统,其中,所述的编译码电路2采用扩展的Reed-Solomon码作为纠错码的结构,每个信息码元和梭验码元由八位二进制数据构成,码元的运算在有限元域(即伽罗华域)GF(28)中进行。
根据上述的新型容错磁盘阵列系统,其中,所述的编译码电路2的编码方法为:首先将监督矩阵(H—矩阵)通过GF上的本原多项式P(x)的伴随矩阵T,映射成为可展开的逻辑方程,再用高密度可编程器件FPGA实现纠错功能。
根据上述的新型容错磁盘阵列系统,其中,所述的数据接口为专用接口芯片BMIC接口:包括:EISA方接口(EI)、传送缓冲器接口(TBI)和局部处理机接口(LPI)。
根据上述的新型容错磁盘阵列系统,其中,所述的编译码电路的译码方法为:首先将读出的数据生成伴随式,并根据不同情况计算出可纠正错情况下的错误模式。可纠错分以下两种情况:(1)单错:此时,只有单个码元出错,包括单校验元或单信息元有错。对校验元错,只需重新生成新的校验元即可。对信息元错,可根据错误模式和错误位置纠正;(2)双错:根据出错码元位置,双错可分为三种情况,即:两个校验元错;一个校验元和一个信息元错;两个信息元错。在出现双错的情况下,首先由硬件支持将原始数据(raw data)读入主机内存,再通过软件的方法纠错。
本发明能实现多种主机接口以适应不同的主机接口,以及多种RAID级功能以满足不同的应用场合,实现容错性能的可伸缩性以适应不同的容错要求。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于景幂机械(上海)有限公司,未经景幂机械(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210483298.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:混凝土喷射机械手车架调平机构
- 下一篇:全钢子午线新型带束层结构轮胎





