[发明专利]具有位于下方的嵌入式抗穿通层的FinFET方法和结构

说明书

技术领域

一般而言，本发明涉及半导体器件及用于制造半导体器件的方法。更具体而言，本发明涉及用于具有位于下方的嵌入式抗穿通层的FinFET结构的方法和结构。

背景技术

随着对成本和可靠性的更多考虑，对具有更高集成度(即晶体管和其他器件的更高的封装密度)的半导体器件具有持续的需求。为了提高集成度，FinFET(鳍式场效应晶体管)器件在各种应用中的半导体集成电路和其他半导体器件中越来越普遍。FinFET器件是利用在衬底表面上方延伸的半导体鳍作为晶体管的沟道区域的晶体管。这种沟道区域相对于具有平面沟道的晶体管具有增大的面积。然而，在许多情况下，努力降低部件比例和尺寸导致操作特性发生改变，并且不能在总体上降低部件比例和尺寸。

对更高集成度的需求包括推进减小晶体管沟道长度。但是，晶体管沟道长度的减小限于一定程度。如果沟道长度减小到小于操作限值，将产生不期望的结果，诸如短沟道效应和穿通。利用位于FinFET晶体管的鳍下方的抗穿通层来减少亚阈值源漏泄漏和漏致势垒降低(DIBL)。通过穿过鳍的离子注入形成抗穿通(APT)层，而控制APT层相对于鳍的位置是困难的并富有挑战性。当实施穿过鳍的离子注入操作时，可能产生APT层的随机掺杂波动，并且这种随机掺杂波动使得鳍之间不匹配。FinFET晶体管的性能还与APT相对于鳍的位置密切相关。如果在衬底中形成的APT位于鳍下面太深的位置，产生不期望的短沟道效应。穿过鳍的注入还会破坏鳍自身。当APT层在衬底中形成得不够深时，APT层的掺杂物杂质占据鳍的下部，尤其是在半导体制造中使用高热处理之后。这些高热处理导致从APT层反向扩散至鳍内。

因而，期望产生FinFET器件，该FinFET器件包括在整个器件中具有一致特性、未受损伤、并且在适当的位置中包括不扩散至鳍中的APT层的鳍。

发明内容

为了克服上述技术问题，一方面，本发明提供了一种用于形成半导体器件的方法，包括：在衬底表面上方或在衬底表面中分别形成n型抗穿通(APT)层和p型抗穿通层，所述n型APT层和所述p型APT层相互不重叠；通过外延生长未掺杂的硅来在所述n型APT层和所述p型APT层上方形成鳍材料；在所述鳍材料上方形成掩蔽图案，所述掩蔽图案限定覆盖部分和露出部分；蚀刻所述露出部分，以去除所述鳍材料、所述n型APT层和所述p型APT层并延伸到所述衬底内，从而由所述鳍材料形成分立的鳍；以及在所述分立的鳍之间形成浅沟槽隔离(STI)结构。

在所述的方法中，通过离子注入在所述衬底表面中形成所述n型APT层和所述p型APT层。

在所述的方法中，通过离子注入在所述衬底表面中形成所述n型APT层和所述p型APT层，其中，所述n型APT层包含Si以及B、BF₂和In中的至少一种，而所述p型APT层包含Si以及P和As中的至少一种。

在所述的方法中，所述衬底是硅，并且采用外延生长在所述衬底表面上方形成所述n型APT层和所述p型APT层。

在所述的方法中，所述衬底是硅，并且采用外延生长在所述衬底表面上方形成所述n型APT层和所述p型APT层，其中，所述n型APT层包含Si以及B、BF₂和In中的至少一种，而所述p型APT层包含Si以及P和As中的至少一种。

所述的方法还包括：在所述n型APT层和所述鳍材料之间以及在所述p型APT层和所述鳍材料之间形成阻挡层，其中，所述蚀刻还包括去除位于所述露出部分中的所述阻挡层。

所述的方法还包括：在所述n型APT层和所述鳍材料之间以及在所述p型APT层和所述鳍材料之间形成阻挡层，其中，所述蚀刻还包括去除位于所述露出部分中的所述阻挡层，并且形成所述阻挡层包括外延生长。

所述的方法还包括：在所述n型APT层和所述鳍材料之间以及在所述p型APT层和所述鳍材料之间形成阻挡层，其中，所述蚀刻还包括去除位于所述露出部分中的所述阻挡层，其中，所述阻挡层是由SiC和SiGe中的一种形成的反向扩散阻挡层。

在所述的方法中，所述n型APT层包含B、BF₂和In中的至少一种，而所述p型APT层包含P和As中的至少一种。

所述的方法还包括：在所述分立的鳍中的每一个鳍上方形成栅极材料。