[发明专利]一种高速ADC接口与GPIO接口相互测试的方法

说明书

【技术领域】

本发明涉及一种高速ADC接口与GPIO接口相互测试的方法。

【背景技术】

高速ADC接口（HS-ADC）在实际应用中是用来采集高速ADC（模数转换器）转换完的数字数据，在SOC（系统级芯片）功能测试领域，为了验证该模块的功能是否完好，对于不包含高速ADC模块的SOC，如果外接高速ADC芯片对该模块的功能进行测试，不仅大大增加了测试的成本，而且相关人员还需要花费较多的时间跟精力去调试外接的高速ADC转换芯片，从很大程度上增加了测试的难度。

有鉴于此，本发明人针对现有技术的缺陷深入研究，并有本案产生。

【发明内容】

本发明所要解决的技术问题在于提供一种高速ADC接口与GPIO接口相互测试的方法，该方法减小了测试成本，并增加了测试的可行性。

本发明采用以下技术方案解决上述技术问题：

一种高速ADC接口与GPIO接口相互测试的方法，包括：在SOC上，选择8个GPIO口模拟数据线，1个GPIO口模拟时钟线，第一个时钟的数据为0x01，第二个时钟的数据为0x02，第三个时钟的数据为0x04，第四个时钟的数据为0x08，第五个时钟的数据为0x10，第六个时钟的数据为0x20，第七个时钟的数据为0x40，第八个时钟的数据为0x80，通过GPIO口不断循环的送出0x1,0x2,0x4,0x8,0x10,0x20,0x40,0x80这8组数据，给SOC的HS-ADC的clkin同时灌clk，在每个时钟的上升沿采集数据；时钟的频率不超过HS-ADC的最高采样频率，按要求采样了N个字节的数据之后，把数据跟理论上的数据进行对比，来判断该SOC的HS-ADC的功能模块是否正常。

本发明的优点在于：通过GPIO口不断循环的送出0x1,0x2,0x4,0x8,0x10,0x20,0x40,0x80这8组数据，给HS-ADC的clkin同时灌clk，在每个时钟的上升沿采集数据。时钟的频率只要不超过HS-ADC的最高采样频率就可以。按要求采样了N个字节的数据之后，把数据跟理论上的数据进行对比，看是否一样来判断该SOC的HS-ADC的功能模块是否正常。本发明减小了测试成本，并增加了测试的可行性。

【附图说明】

下面参照附图结合实施例对本发明作进一步的描述。

图1是本发明的时序图。

【具体实施方式】

在SOC上，通常包含几组的GPIO，可以从中挑选几个GPIO口模拟高速ADC转换完的数据跟时钟，让HS-ADC接口进行采集。HS-ADC接口因为可以采集8bit/10bit的数据，所以包括10根的数据线跟一根时钟线。由于接口通常使用在8bit的数据采集情况下，所以本发明以8bit数据的采集为例进行测试方法的详细说明。

在测试过程中，选择8个GPIO口模拟数据线，1个GPIO口模拟时钟线。时钟：低电平跟高电平交替变换；数据：每个时钟内，只有一个数据位为高电平（即“1”），第一个时钟的数据为0x01，第二个时钟的数据为0x02，第三个时钟的数据为0x04，第四个时钟的数据为0x08，第五个时钟的数据为0x10，第六个时钟的数据为0x20，第七个时钟的数据为0x40，第八个时钟的数据为0x80，然后又从头开始，即0x01,0x02,0x04,0x08,0x10,0x20,0x40,0x80,0x01,0x02,0x04...循环下去。给出这样的数据可以保证每个数据线对于“0”跟“1”电平采集的正确性，并且可以测试相邻两根数据线是否有短路的情况。

具体的时序图如图1所示，通过GPIO口不断循环的送出0x1,0x2,0x4,0x8,0x10,0x20,0x40,0x80这8组数据，给HS-ADC的clkin同时灌clk，在每个时钟的上升沿采集数据。时钟的频率只要不超过HS-ADC的最高采样频率就可以。按要求采样了N个字节的数据之后，把数据跟理论上的数据进行对比，看是否一样来判断该SOC的HS-ADC的功能模块是否正常。

该发明减小了测试成本，并增加了测试的可行性。

以上所述仅为本发明的较佳实施用例而已，并非用于限定本发明的保护范图。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。