[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明构思的实施例涉及半导体装置及其制造方法，具体涉及具有沟槽栅极的半导体装置及其制造方法。

背景技术

半导体装置可用作决定诸如家用电器的各种电子装置质量的主要构件。由于电子装置大容量、多功能和/或小型化趋势的增加，具有改进的可靠性和其它特性的半导体装置的需求增加。因此，已经提出了各种技术来改善半导体装置的特性。

DMOS代表双扩散金属氧化物半导体，其中扩散用于形成晶体管区域。DMOS结构能使晶体管甚至在对其施加低的栅极电压时具有快的开关特性，并且维持高的电流。因此，DMOS结构广泛用于实现高电压功率装置中的功率晶体管。

近来，其中采用沟槽形成垂直晶体管的沟槽栅极DMOS（TDMOS）用以在电流密度方面实现性能上的改善。

发明内容

本发明构思的实施例提供具有高击穿电压的半导体装置及其制造方法。

本发明构思的其它实施例提供具有减小的导通电阻的半导体装置及其制造方法。

本发明构思的另外的实施例提供具有改善可靠性的半导体装置及其制造方法。

根据本发明构思的示范性实施例，半导体装置可包括提供在半导体基板中的柱、提供在半导体基板中且与柱间隔开的场板电极、提供在半导体基板中且设置在场板电极上的栅极图案，场板电极连接到栅极图案的下端部，场板电介质设置在半导体基板和场板电极之间，并且栅极电介质图案插设在半导体基板和栅极图案的侧壁之间，栅极电介质图案的厚度小于场板电介质的厚度。

在示范性实施例中，栅极电介质图案可具有在栅极图案的两个侧壁上测量的基本上相同的厚度。

在示范性实施例中，柱可包括导电材料或电介质材料。

在示范性实施例中，柱可包括电介质填隙图案和插设在电介质填隙图案和半导体基板之间的外延图案。

在示范性实施例中，柱可包括多晶硅图案以及在多晶硅图案和半导体基板之间的绝缘图案。

在示范性实施例中，装置还可包括电连接到多晶硅图案的接触。

在示范性实施例中，半导体基板可具有第一导电类型，并且柱可包括提供在绝缘图案和半导体基板之间的掺杂区域，掺杂区域具有第二导电类型。

根据本发明构思的示范性实施例，制造半导体装置的方法可包括在半导体基板中形成第一沟槽、在半导体基板中形成从第一沟槽延伸的第二沟槽、在第二沟槽的侧表面和底表面上形成场板电介质、在第一沟槽的侧壁上形成厚度小于场板电介质的厚度的栅极电介质图案、在半导体基板上形成导电层以填充第一沟槽和第二沟槽二者，以及蚀刻导电层以暴露半导体基板的顶表面。导电层的蚀刻可包括分别形成提供在第一沟槽和第二沟槽中的栅极图案和场板电极。

在示范性实施例中，形成第二沟槽可包括在第一沟槽的侧壁上形成掩模间隔体，以及蚀刻半导体基板的由掩模间隔体暴露的部分。

在示范性实施例中，该方法还可包括在半导体基板中形成与第一沟槽和第二沟槽间隔开的凹陷区域，以及在凹陷区域中形成柱。

在示范性实施例中，柱的形成可包括在凹陷区域中形成外延层。

在示范性实施例中，外延层可形成为填充凹陷区域的一部分，并且柱的形成还可包括在形成外延层之后，在半导体基板上形成填充凹陷区域的电介质填隙图案。

在示范性实施例中，半导体基板可掺杂为具有第一导电类型，而外延层可掺杂为具有第二导电类型。

在示范性实施例中，柱的形成可包括在凹陷区域中形成场电介质图案。

在示范性实施例中，柱的形成可包括在半导体基板上形成场电介质以填充凹陷区域的一部分、在半导体基板上形成多晶硅层以填充凹陷区域，以及蚀刻多晶硅层和场电介质以暴露半导体基板的顶表面。

在示范性实施例中，在形成场电介质之前，柱的形成还可包括在凹陷区域的侧表面和底表面上形成掺杂剂包含层，使得来自掺杂剂包含层的掺杂剂扩散进入半导体基板中以形成掺杂区域，以及去除沟槽掺杂剂包含层。

在示范性实施例中，半导体基板可掺杂为具有第一导电类型，而掺杂区域可掺杂为具有第二导电类型。

在示范性实施例中，该方法还可包括在靠近第一沟槽的半导体基板的上部中形成本体区域、在本体区域的上部中形成源极区域以及在半导体基板的下部中形成漏极区域。

在示范性实施例中，半导体基板具有第一导电类型，形成本体区域可包括将第二导电类型的掺杂剂注入靠近第一沟槽的半导体基板的上部中，源极区域的形成可包括将第一导电类型的掺杂剂注入本体区域的上部中，并且漏极区域的形成可包括将第一导电类型的掺杂剂注入半导体基板的下部中。