[发明专利]沟渠式MOS整流器及其制造方法有效
申请号: | 201210466039.3 | 申请日: | 2012-11-16 |
公开(公告)号: | CN103824774A | 公开(公告)日: | 2014-05-28 |
发明(设计)人: | 金勤海 | 申请(专利权)人: | 竹懋科技股份有限公司 |
主分类号: | H01L21/335 | 分类号: | H01L21/335;H01L29/80 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 任默闻 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟渠 mos 整流器 及其 制造 方法 | ||
技术领域
本发明是有关于半导体元件,特别是指一种新的沟槽型MOS整流二极管结构及其制造方法。
背景技术
萧特基二极管是一种重要的功率元件,广范应用于电源供应器的开关、马达控制、电信开关、工厂自动化、电子自动化等等及许多高速电力开关应用。萧特基二极管的所以具有吸引力之处在于具有不错的性能,例如在逆偏压下,具有还算合理漏电流(萧特基二极管漏电流比一般的PN型二极管高)、低顺向偏压以及逆向回复时间tRR短、逆向偏压时则至少可以阻挡达250伏特的高压。不过,萧特基二极管漏电流比一般的PN型二极管高,且漏电流也非稳定值而是随逆向偏压的增加而增加这是因为镜像电荷位能障碍降低(imagecharge potential barrier lowering)。另外一主要缺点是,金属-半导体接触在温度升高下,它的可靠度也会降低,而使得萧特基二极管其承受顺向及逆向突波的能力下降。
新一代的MOS整流二极管可以克服这些问题。如图1所示,一顶层金属层20连接金氧半栅极(金属或多晶硅层15及栅极氧化层10)及源极5,重n+掺杂源极5是形成于p型井内。而在金氧半栅极下方在顺向偏压时,电流并不是由左至右(因左否两边源极等电位),而是向下由通道30向下流向n+基板。逆偏压时,通道被p型井所形成的空乏区夹止。MOS保证顺向偏压性能类似萧特基二极管的性能,而逆向偏压的表现则是大幅改善,因为,它没有前述镜像电荷位能障碍降低,而使得漏电流成为常数不随逆向偏压值增加而增加。
发明内容
本发明揭露一种沟渠式MOS整流元件的制造方法,包含以下步骤:首先,提供一n+半导体基板上有一n-磊晶层形成于其上,接着,形成一绝缘层于所述n-磊晶层上再以光阻图案定义绝缘层为主动区及主动区沟渠。
随后,以热氧化工艺形成一第一氧化层于所有沟渠底、侧壁及平台上,以作为沟渠栅极氧化层;再沉积一导电性杂质掺杂的多晶硅层以填补所述多个沟渠;紧接着,施以非等向蚀刻的回蚀刻工艺,以所述多个平台上的所述第一氧化层为蚀刻终止层。
之后,再形成一CVD氧化层于所有裸露的表面,再以光阻图案定义主动区,施以非等向蚀刻将清除主动区氧化层。紧接着,再以热氧化工艺形成一平面栅极氧化层于主动区的表面上;随之,沉积一第二导电性杂质掺杂的多晶硅层于所有裸露的表面上;再形成一光阻图案于主动区上,光阻图案定义源极区及MOS平面栅极,所述源极及所述MOS平面栅极区预地区位于所述多个主动区沟渠之间的所述n-磊晶层的平台内。
再施以蚀刻技术移除未被所述光阻图案掩膜的第二导电性杂质掺杂的多晶硅层以形成MOS平面栅极及裸露源极预定区。然后,施以离子布植布植p型导电性杂质于所述多个源极区预定区及未被掩膜的沟渠多晶硅层上,以所述光阻图案为掩膜。移除光阻图案掩膜在施以RTA退火工艺以活化所述多个掺杂离子。之后,再移除未被平面栅极掩膜的所述栅极氧化层以裸露源极区及沟渠多晶硅层。再施以自对准金属硅化层技术,以形成金属硅化层于裸露的所有多晶硅层及平台上。形成顶部金属层于所有裸露的表面上;再以光阻图案及蚀刻技术定义金属垫,以作为所述沟渠式MOS的阳极。最后,施以半导体基板背面研磨至一预定厚度后,形成一金属层于所述n+半导体基板背面,以作为n+半导体基板阴极。
本发明也揭示上述的沟渠式MOS整流元件结构,包含:多个主动区沟渠形成于重掺杂的n+半导体基板上的n-磊晶层内,多个沟渠内具有沟渠栅极氧化层形成于所述多个沟渠底部及侧壁,再填满p型掺杂的多晶硅层;平面栅极包括栅极氧化层及导电层依序形成于所述多个主动区沟渠与沟渠之间的平台上;源极区形成于所述多个平台下方的n-磊晶层内且相邻于所述平面栅极;一顶层金属层覆盖所述主动区作为阳极;及一金属层作为阴极形成于所述重掺杂的n+半导体基板上。
上述的沟渠式MOS结构更包含自对准金属硅化物层形成于所述顶部金属层之下的所述多个多晶硅层及所述多个源极区之间。
本发明揭示的沟渠式MOS元件结构及其制造方法,利用沟渠式结构,而使得顺向偏压VF更低,反向漏电更小。
附图说明
图1显示已知平面MOS整流器横截面示意图。
图2A显示依据本发明方法制造的沟渠式MOS结构(不含顶层金属垫)的俯视示意图。
图2B为沿图2A的A-A’线的横截面示意图,显示沟渠式MOS的顶部金属层连接平面栅极、沟渠栅极、及沟渠内的p型掺杂复晶硅导体层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于竹懋科技股份有限公司,未经竹懋科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210466039.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造