[发明专利]晶片封装体及其形成方法

说明书

技术领域

本发明有关于晶片封装体，且特别是有关于以晶圆级封装制程所制得的晶片封装体。

背景技术

晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。

由于晶片尺寸的缩小与接垫数目的提升，在晶片封装体中形成电性连接至接垫的线路更为困难。因此，业界亟需改良的晶片封装技术。

发明内容

本发明提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一元件区，设置于该基底之中或之上；一导电垫，设置于该基底之中或该第一表面上，其中该导电垫电性连接该元件区；一孔洞，自该基底的该第二表面朝该第一表面延伸；一导线层，设置于该基底的该第二表面上，且沿着该孔洞的一侧壁朝该基底的该第一表面延伸而电性接触该导电垫，其中该导线层的位于该导电垫的正上方的一第一部分的厚度小于该导线层的位于该孔洞的该侧壁正上方的一第二部分的厚度；以及一绝缘层，设置于该基底与该导线层之间。

本发明还提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面，其中一元件区及一导电垫分别形成于该基底之中或设置于该基底之上，且该导电垫电性连接该元件区；自该基底的该第二表面移除部分的该基底以形成朝该第一表面延伸的至少一孔洞，该孔洞重叠部分的该导电垫；于该基底的该第二表面上顺应性形成一绝缘层，其中该绝缘层延伸至该孔洞的一底部而覆盖该导电垫；于该绝缘层上形成一第一导电层；移除部分的该第一导电层而露出该孔洞的该底部上的该绝缘层；以该第一导电层为遮罩，蚀刻露出的该绝缘层以露出该导电垫；于该基底的该第二表面上形成一第二导电层，其中该第二导电层延伸至该孔洞中而电性接触该导电垫；将该第一导电层及该第二导电层图案化；以及于图案化后的该第二导电层上形成一第三导电层。

本发明还提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一元件区，设置于该基底之中或之上；一第一导电垫及堆叠于其上的一第二导电垫，设置于该基底之中或该第一表面上，其中该第一导电垫及该第二导电垫电性连接该元件区，且该第一导电垫设置于该第二导电垫与该基底之间；一孔洞，自该基底的该第二表面朝该第一表面延伸；一导线层，设置于该基底的该第二表面上，且沿着该孔洞的一侧壁朝该基底的该第一表面延伸而电性接触该第二导电垫；以及一绝缘层，设置于该基底与该导线层之间。

本发明还提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一元件区，设置于该基底之中或之上；一导电垫，设置于该基底之中或该第一表面上，其中该导电垫电性连接该元件区；一孔洞，自该基底的该第二表面朝该第一表面延伸；一导线层，设置于该基底的该第二表面上，且沿着该孔洞的一侧壁朝该基底的该第一表面延伸而电性接触该导电垫，其中该导线层直接接触该导电垫的一顶表面及一侧表面；以及一绝缘层，设置于该基底与该导线层之间。

本发明还提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一元件区，设置于该基底之中或之上；多个导电垫，设置于该基底之中或该第一表面上，其中该导电垫电性连接该元件区；一孔洞，自该基底的该第二表面朝该第一表面延伸，且该孔洞覆盖至少两个所述导电垫；多个导线层，设置于该基底的该第二表面上，且沿着该孔洞的一侧壁朝该基底的该第一表面延伸而分别电性接触该至少两个所述导电垫；以及一绝缘层，设置于该基底与所述导线层之间。

本发明所述的晶片封装体及其形成方法可提升晶片封装体的品质。

附图说明

图1A-1H显示根据本发明一实施例的晶片封装体的制程剖面图。

图2A-2G显示根据本发明一实施例的晶片封装体的制程立体图。

图3A-3H显示根据本发明一实施例的晶片封装体的制程剖面图。

图4A及4B分别显示本发明实施例的晶片封装体的半成品的立体图。

附图中符号的简单说明如下：