[发明专利]具有中继器件的存储器元件

说明书

本申请要求2011年11月23日提交的美国专利申请No.13/304,226的优先权，其通过引用整体合并到此。

技术领域

背景技术

集成电路常常包括易失性存储器元件。典型的易失性存储器元件是基于交叉耦合的反相器(锁存器)。易失性存储器元件仅仅当集成电路通电时保持数据。在电力缺失的情况下，易失性存储器元件里的数据丢失。例如，静态随机访问存储器(SRAM)芯片包括SRAM单元，其为一种类型的易失性存储器元件。易失性存储器元件也用于可编程逻辑器件集成电路中。

易失性存储器元件面临称为软错误翻转的现象。软错误翻转事件由宇宙射线和嵌入集成电路及其封装中的放射性杂质所引起。宇宙射线与放射性杂质产生高能原子粒子，例如中子和alpha粒子。存储器元件包括晶体管和其他部件，它们形成自图形化的硅衬底。当原子粒子撞击存储器元件里的硅时，产生电子-空穴对。电子-空穴对生产导电路径，其会引起存储器元件内的已充电节点放电，并且引起存储器元件状态翻转。例如，如果“1”被存储于存储器元件内，软错误翻转事件可能引起“1”变为“0”。

集成电路中的翻转事件使存储于存储器元件内的数据损毁，并且会对系统性能有严重影响。在一些系统应用中，例如电信设备的远程安装，修复故障设备是极端繁重的。除非集成电路对软错误翻转事件展示出良好的免疫性，否则它们将不适合于这些类型的应用。

发明内容

提供了一种具有存储器单元的集成电路。集成电路可以包括可操作以控制存储器单元阵列的控制电路。控制电路可以包括以下电路，例如寻址电路、数据寄存器电路、写驱动电路、读感测电路以及其他控制电路。

集成电路可以包括第一部分与第二部分，所述第一部分具有用纳米机电(NEM)中继技术形成的器件，所述第二部分具有用互补金属氧化物半导体(CMOS)技术形成的器件。NEM器件可以被形成在CMOS器件的顶部并且可以通过电介质堆叠里的通孔耦合到CMOS电路，所述电介质堆叠插入在NEM器件与CMOS电路之间。存储器电路的至少一部分可以被形成在第一上部分中，而非存储器相关的电路(例如逻辑电路和其他处理电路)可以被形成在第二下部分中。集成电路的第一部分与第二部分中的电路可以接收各自的电源水平。

在本发明一个合适的实施例中，存储器单元可以包括第一与第二非易失性中继开关，它们串联耦合在一对电源线之间。第一与第二中继开关可以连接在中间节点处，在该中间节点上锁存单比特数据。第一与第二非易失性中继开关可以各自包括栅极端子与衬底端子，并且即使栅极-衬底电压为低，也可以保持其状态。栅极电压与衬底电压可以用控制电路分开控制，以加载“1”与“0”进存储器单元中。以此方式配置的存储器单元可以展现出非易失性行为、软错误翻转免疫性以及零待机电流。

在本发明另一个合适的实施例中，存储器单元可以包括交叉耦合的第一与第二反相电路。第一反相电路可以包括至少一个中继开关，其与第二中继开关或n沟道晶体管串联耦合在第一对电源线之间，而第二反相电路可以包括两个CMOS晶体管，它们串联耦合在第二对电源线之间。第一反相电路可以具有用作存储器单元的第一数据存储节点的输出，而第二反相电路可以具有用作存储器单元的第二数据存储节点的输出。至少一个访问晶体管可以耦合在数据线和第一与第二数据存储节点中的至少一个之间。访问晶体管可以用于从存储器单元中读取数据并且将数据写入存储器单元中。以此方式配置的存储器单元可以展现出软错误翻转免疫性和减小的功耗。

本发明的其他特征、其本质与各种优点从附图与以下的详述中将会更显而易见。

附图说明

图1是根据本发明实施例的说明性存储器阵列电路的图示。

图2是根据本发明实施例的集成电路横断面侧视图，所述集成电路具有用互补金属氧化物半导体(CMOS)技术与纳米机电(NEM)中继技术形成的电路。

图3是根据本发明实施例的非易失性中继开关的图示。

图4是根据本发明实施例的图3的中继开关的状态图。

图5是根据本发明实施例的说明性存储器单元的电路图，所述存储器单元用与图3和图4相关所示类型的中继开关形成。

图6是根据本发明实施例的说明性电压偏置值的表格，所述电压偏置值用于操作图3的中继开关。

图7是根据本发明实施例的易失性中继开关的图示。

图8是根据本发明实施例的梁位移对栅极-衬底电压的曲线图，其图解说明图7的中继开关的操作。