[发明专利]半导体器件的金属栅极结构

说明书

技术领域

本发明涉及集成电路制造，更具体而言，涉及具有金属栅极结构的半导体器件。

背景技术

随着技术节点收缩，在一些集成电路(IC)设计中，一直期望用金属栅电极来替换常用的多晶硅栅电极，从而在减小部件尺寸的情况下改进器件性能。形成金属栅极结构的一种工艺被称为“后栅极”工艺，在该工艺中“最后”制造最终的栅极结构，这使得必须在栅极形成之后实施的包括高温加工的后续工艺数量减少。

然而，将这些部件和工艺应用到互补金属氧化物半导体(CMOS)制造中仍存在诸多挑战。例如，在“后栅极”制造工艺中，金属栅极结构中的多个功函数层导致高栅极电阻，从而增加器件不稳定和/或器件失灵的可能性。随着栅极长度和器件之间的间隔的减小，这些问题加重了。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：衬底，包括隔离并围绕P型有源区和N型有源区的隔离区；P型功函数金属层，位于所述P型有源区上方的P型栅极结构中，其中，所述P型功函数金属层包括第一底部和第一侧壁，所述第一底部包括具有第一厚度的第一金属化合物层；以及N型功函数金属层，位于所述N型有源区上方的N型栅极结构中，其中，所述N型功函数金属层包括第二底部和第二侧壁，所述第二底部包括具有小于所述第一厚度的第二厚度的第二金属化合物层。

在上述半导体器件中，其中，所述第一厚度与所述第二厚度的比值为约2至约4。

在上述半导体器件中，其中，所述金属化合物包含TaN。

在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层。

在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层，其中，所述伪P型功函数金属层包括第三金属化合物层。

在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层，其中，所述伪P型功函数金属层包括第三底部和第三侧壁，其中，所述第一侧壁的第一高度小于所述第三侧壁的第三高度。

在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层，其中，所述伪P型功函数金属层包括第三底部和第三侧壁，其中，所述第一侧壁的第一高度小于所述第三侧壁的第三高度，其中，所述第一高度与所述第三高度的比值为约0.5至约0.7。

在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层，其中，所述伪P型功函数金属层包括第三底部和第三侧壁，其中，所述第一侧壁的第一高度小于所述第三侧壁的第三高度，其中，所述第三底部基本上具有所述第一厚度。

在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层。

在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层，其中，所述伪N型功函数金属层包括第四金属化合物层。

在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层，其中，所述伪N型功函数金属层包括第四底部和第四侧壁，其中，所述第二侧壁的第二高度小于所述第四侧壁的第四高度。

在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层，其中，所述伪N型功函数金属层包括第四底部和第四侧壁，其中，所述第二侧壁的第二高度小于所述第四侧壁的第四高度，其中，所述第二高度与所述第四高度的比值为约0.5至约0.7。

在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层，其中，所述伪N型功函数金属层包括第四底部和第四侧壁，其中，所述第二侧壁的第二高度小于所述第四侧壁的第四高度，其中，所述第四底部基本上具有所述第二厚度。

根据本发明的另一方面，还提供了一种制造半导体器件的方法，包括：提供衬底，所述衬底包括分离并围绕P型有源区和N型有源区的隔离区；在介电层中形成位于所述P型有源区上方的P型沟槽和位于所述N型有源区上方的N型沟槽；在所述介电层上方以及在所述P型沟槽和所述N型沟槽中形成金属化合物层；在所述金属化合物层上方形成第一牺牲层；在所述第一牺牲层上方形成第二牺牲层用来填充所述P型沟槽和所述N型沟槽；在所述第二牺牲层上方形成感光层；图案化所述感光层以暴露位于所述N型沟槽上方的第二牺牲层并覆盖位于所述P型沟槽上方的第二牺牲层；去除位于所述N型沟槽上方的所述第二牺牲层；去除位于所述N型沟槽上方的所述第一牺牲层；部分地去除位于所述N型沟槽中的金属化合物层。