[发明专利]半导体器件的电容器和寄存器、存储系统及制造方法

说明书

相关申请的交叉引用

本申请要求2011年12月19日提交的申请号为10-2011-0137339的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的实施例总体而言涉及一种半导体器件及其制造方法，更具体而言，涉及一种半导体器件的电容器和寄存器、包括所述半导体器件的存储系统以及制造所述半导体器件的方法。

背景技术

非易失性存储器件即使在电源被切断的情况下也能保留储存在其中的数据。由于近来对存储器单元可以以单层形成在硅衬底之上的2D存储器件的集成度的改善达到极限，提出了将存储器单元从硅衬底垂直地层叠成多层的3D非易失性存储器件。

以下详细地描述已知的3D非易失性存储器件的结构及其问题。

图1是示出已知的3D非易失性存储器件的结构的立体图。

如图1所示，已知的3D非易失性存储器件包括管道栅PG，所述管道栅PG是通过刻蚀交替层叠在衬底10、字线WL以及选择线SL之上的导电层和层间绝缘层11、12以及13来形成的。已知的3D非易失性存储器件还包括U形沟道CH，每个U形沟道CH包括管道沟道和一对沟道，所述管道沟道掩埋在管道栅PG内，所述一对沟道与所述管道沟道耦接，并且被形成为穿通层间绝缘层12和字线WL。U形沟道CH大体被隧道绝缘层、电荷陷阱层以及电荷阻挡层14包围。

根据已知的技术，3D非易失性存储器件包括存储块MB，所述存储块MB由层叠在单元区中的衬底10之上的多层的层形成，并且设置在外围电路区中的晶体管、电容器和寄存器具有单层结构。因而，单元区与外围电路区之间的台阶大。因此，制造工艺的难度大，并且发生故障的几率高。

发明内容

本发明的一个实施例涉及一种能减小单元区与外围电路区之间的台阶的半导体器件的电容器和寄存器、包括所述半导体器件的存储系统以及制造所述半导体器件的方法。

在本发明的一个实施例中，一种半导体器件的电容器包括：电容器结构，在所述电容器结构上限定有边缘区和设置在边缘区之间的中心区，所述边缘区每个都被阶梯式图案化，并且电容器结构被配置成包括交替层叠的电极层和电介质层；牺牲层，所述牺牲层被设置在电容器结构的边缘区中的各个电极层内；支撑插塞，所述支撑插塞形成在电容器结构的中心区中，并且被配置成穿通电极层和电介质层；第一缝隙，所述第一缝隙形成在电容器结构的中心区中，并且每个第一缝隙设置在支撑插塞之间；一个或更多个第二缝隙，所述一个或更多个第二缝隙形成在电容器结构的边缘区中；以及绝缘层，所述绝缘层掩埋在第一缝隙和所述一个或更多个第二缝隙中。

在本发明的一个实施例中，一种半导体器件的寄存器包括：寄存器结构，在所述寄存器结构上限定有边缘区和设置在边缘区之间的中心区，所述边缘区每个都被阶梯式图案化，并且所述寄存器结构被配置成包括交替层叠的寄存器层和层间绝缘层；牺牲层，所述牺牲层被设置在寄存器结构的边缘区中的各个寄存器层内；支撑插塞，所述支撑插塞形成在寄存器结构的中心区中，并且被配置成穿通寄存器层和层间绝缘层；第一缝隙，所述第一缝隙形成在寄存器结构的中心区中，并且每个第一缝隙被设置在支撑插塞之间；以及一个或更多个第二缝隙，所述一个或更多个第二缝隙形成在寄存器结构的边缘区中。

在本发明的一个实施例中，一种形成半导体器件的电容器的方法包括以下步骤：形成电容器结构，在所述电容器结构上限定有边缘区和设置在边缘区之间的中心区，所述边缘区每个都被阶梯式图案化，并且所述电容器结构被配置成包括交替层叠的牺牲层和电介质层以及位于中心区中的支撑插塞；形成第一缝隙和一个或更多个第二缝隙，每个第一缝隙位于中心区的支撑插塞之间，所述第二缝隙通过刻蚀牺牲层和电介质层而位于边缘区中；刻蚀暴露在第一缝隙和第二缝隙的内壁的牺牲层，使得中心区的牺牲层被完全地去除，而边缘区的牺牲层部分地保留下来；以及通过用导电层填充牺牲层的刻蚀的区域来形成用于电容器的电极层。

在本发明的一个实施例中，一种形成半导体器件的寄存器的方法包括以下步骤：形成寄存器结构，在所述寄存器结构上限定有边缘区和设置在边缘区之间的中心区，所述边缘区每个都被阶梯式图案化，并且被配置成包括交替层叠的牺牲层和层间绝缘层以及位于中心区中的支撑插塞；形成第一缝隙和一个或更多个第二缝隙，每个第一缝隙位于中心区的支撑插塞之间，所述一个或更多个第二缝隙通过刻蚀牺牲层和层间绝缘层而位于边缘区中；刻蚀暴露在第一缝隙和第二缝隙的内壁的牺牲层，使得中心区的牺牲层被完全地去除，而边缘区的牺牲层被部分地保留下来；以及通过用导电层填充牺牲层的刻蚀区域来形成寄存器层。

附图说明