[发明专利]亚波长Y分支波导及制备方法

说明书

技术领域

本发明涉及半导体光电子领域，特别是涉及一种亚波长Y分支波导及制备方法。

背景技术

随着硅集成电路特征尺寸的下降，单位面积晶体管密度呈指数增长，2020年特征尺寸为10nm左右的制造工艺将投入量产，晶体管密度将是2009年的16倍。随着芯片的特征面积越来越小、信号的时钟频率越来越高、信号对时钟同步要求越来越复杂等，以铜互连为基础的电互连技术将越来越难以满足芯片间高密度光通信和光交换持续增长的需求。

光互连技术由于具备带宽大、功耗低、延迟短、无串扰和匹配及电磁兼容等优势，成为满足高速计算和海量信息传输要求的关键技术。比较而言，光通信的延迟主要取决于光交换的体系结构，功耗主要消耗在光电转换端点上，在传递过程中并不增加额外的功耗，因此有助于降低全局通信延迟和提高全局通信的带宽/功耗比值。而且，在较低的损耗条件下，能有效地避免高速信号传输所引起的串扰，降低信号失真的发生等问题，实现较高的信号完整性。此外，光互连技术不受到芯片引脚的限制，可大大增加片外带宽，因此采用光互连可以克服电互连的电磁干扰和带宽瓶颈，获得更好的系统性能，支持更大规模的集成电路芯片互连网络；低功耗高密度光电接口模块的使用，还可以降低整个系统的功耗，获得更高的系统密度。

与早期基于III-V族光器件和光纤网络组装构建的光互连系统相比，基于集成电路工艺的硅基光电集成技术能够实现光电集成，可大批量生产，同时具有低成本和高速率的优势，逐渐成为解决互连问题的关键技术。构成硅基光电集成芯片的核心无源器件是光波导，其功能等同于光纤网络的光纤，用于光信号的传输，也是各类核心硅基光电器件的必要组成部分。目前在硅基光波导中最常用到的单模光波导是500nm×220nm的纳米线光波导，与集成电路发展到32nm的主流技术相比，光波导和对应的光器件显得尤为笨重，因此低功耗和小尺寸也是硅基光电集成芯片和核心器件的发展方向，也是实现光电集成的技术要求。

Y 分支波导作为集成光学中的基础波导单元被广泛应用于光分路器、光调制器、光开关、复用/ 解复用器以及光纤陀螺多功能芯片等集成光学器件中。而亚波长波导，顾名思义就是比光波长还要小一个数量级的光波导，对于通信波段而言就是尺寸在于百纳米量级特征线宽的波导。传统的Y 分支器件尺寸并不能满足亚波长尺度的需要，不利于纳米光子学的进一步发展以及光电集成的小尺寸化的需要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种结构简单且吸收损耗小的亚波长Y分支波导。

本发明的另一目的在于提供一种能与集成电路工艺兼容的制备亚波长Y分支波导的方法。

为实现上述目的及其他相关目的，本发明提供一种制备亚波长Y分支波导的方法，其至少包括：

A）在含氧基底表面沉积硬掩膜；

B）在所述硬掩膜表面制作出Y型周期性光刻胶图形层；

C）以该周期性Y型光刻胶图形层为掩膜制作出Y型周期性硬掩膜图形层；

D）以Y型周期性硬掩膜图形层为掩膜对所述含氧基底的顶层进行刻蚀来形成能传输亚波长波的Y型周期性柱体结构。

优选地，以该周期性Y型光刻胶图形层为掩膜、采用反应离子束刻蚀或者离子束刻蚀来形成Y型周期性硬掩膜图形层。

优选地，以Y型周期性硬掩膜图形层为掩膜、采用深反应离子束刻蚀或反应离子束刻蚀对所述含氧基底的顶层进行刻蚀来形成能传输亚波长波的Y型周期性柱体结构。

本发明提供一种亚波长Y分支波导，其至少包括：含氧基底，其顶层被刻蚀成形成能传输亚波长波的Y型周期性柱体结构。

优选地，所述含氧基底为绝缘体上的硅、绝缘体上的硅锗或者绝缘体上的锗。

优选地，Y型周期性柱体结构中的单个柱体成圆柱形。

优选地，Y型周期性柱体结构中的单个柱体的半径范围是25纳米~200纳米。

优选地，Y型周期性柱体结构中的柱体排列周期是柱体半径的2~4倍。

优选地，含氧基底的顶层厚度范围在0.5~10微米。

优选地，含氧基底的二氧化硅埋层厚度为0.5~3微米。

优选地，Y型周期性柱体结构中的每个分支所包含的柱体超过5个。

优选地，Y型周期性柱体结构中的两分支的夹角在0-180度之间。

如上所述，本发明的亚波长Y分支波导及制备方法，具有以下有益效果：能够避免基于金属材料的亚波长器件所具有的吸收引起的损耗，结构紧凑，而且与集成电路工艺兼容。

附图说明