[发明专利]时钟门控电路和总线系统

权利要求书

1.一种时钟门控电路，包括：

时钟使能信号生成部，所述时钟使能信号生成部适于在由总线系统分割成的多个区中的每一个区中对未完成的事务的数目进行计数，从而生成用于所述多个区中的每一个区的时钟使能信号；以及

掩蔽时钟生成部，所述掩蔽时钟生成部适于通过使用用于所述多个区中的每一个区的所述时钟使能信号来掩蔽时钟从而生成被掩蔽的时钟。

2.如权利要求1所述的时钟门控电路，其中，

所述时钟使能信号生成部在请求被输入到所述多个区中的每一个区时增加所述未完成的事务的数目，并在对所述请求的响应被输出时减少所述未完成的事务的数目，从而对所述未完成的事务的数目进行计数，并且

所述掩蔽时钟生成部在所述未完成的事务的数目是零时掩蔽所述时钟并输出被掩蔽的时钟，并且在所述未完成的事务的数目是一个或多个时按原样输出所述时钟作为所述被掩蔽的时钟。

3.如权利要求1所述的时钟门控电路，其中，

所述时钟使能信号生成部包括计数器，所述计数器适于在请求被输入到所述多个区中的每一个区时增加所述未完成的事务的数目并且在对所述请求的响应被输出时减少所述未完成的事务的数目，从而对所述未完成的事务的数目进行计数，并且

所述掩蔽时钟生成部包括适于在所述未完成的事务的数目是零时掩蔽所述时钟并输出被掩蔽的时钟，并且在未完成的事务的数目是一个或多个时按原样输出所述时钟作为所述被掩蔽的时钟。

4.一种总线系统，包括：

多个请求解码器，每一个请求解码器被设置成与多个主站中的每一个主站相关联以便解码来自相关联的主站的请求；

多个请求仲裁器，每一个请求仲裁器被设置成与多个从站中的每一个从站相关联，以便仲裁由所述多个请求解码器解码的请求并将所述请求输出到相关联的从站；

多个响应解码器，每一个响应解码器被设置成与所述多个从站中的每一个从站相关联，以便解码来自相关联的从站的响应；

多个响应仲裁器，每一个响应仲裁器被设置成与所述多个主站中的每一个主站相关联，以便仲裁由所述多个响应解码器解码的响应并将所述响应输出到相关联的主站；

时钟使能信号生成部，所述时钟使能信号生成部适于通过将所述多个请求解码器和所述响应仲裁器进行分类以使得与同一主站相关联的请求解码器和响应仲裁器被分类到同一区或通过将所述多个请求仲裁器和所述多个响应解码器进行分类以使得与所述同一从站相关联的请求仲裁器和响应解码器被分类到同一区，来在所述多个区中的每一个区中对未完成的事务的数目进行计数，以便生成用于所述多个区中的每一区的时钟使能信号；以及

掩蔽时钟生成部，所述掩蔽时钟生成部通过使用用于所述多个区中的每一个区的所述时钟使能信号来掩蔽时钟，以生成被掩蔽的时钟。

5.如权利要求4所述的总线系统，其中，

所述时钟使能信号生成部在请求被输入到所述多个区中的每一个区时增加所述未完成的事务的数目，并且在对所述请求的响应被输出时减少所述未完成的事务的数目，从而对所述未完成的事务的数目进行计数，并且

所述掩蔽时钟生成部在所述未完成的事务的数目是零时掩蔽所述时钟并输出被掩蔽的时钟，并且在所述未完成的事务的数目是一个或多个时按原样输出所述时钟作为所述被掩蔽的时钟。

6.如权利要求4所述的总线系统，其中，

所述时钟使能信号生成部包括计数器，所述计数器适于在请求被输入到所述多个区中的每一个区时增加所述未完成的事务的数目，并且在对所述请求的响应被输出时减少所述未完成的事务的数目，从而对所述未完成的事务的数目进行计数，并且

所述掩蔽时钟生成部包括时钟使能器，所述时钟使能器适于在所述未完成的事务的数目是零时掩蔽所述时钟并输出被掩蔽的时钟，并且在所述未完成的事务的数目是一个或多个时按原样输出所述时钟作为所述被掩蔽的时钟。