[发明专利]实现少子存储层沟槽型IGBT的工艺方法

说明书

技术领域

本发明涉及一种功率半导体器件中的IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）工艺方法，特别是涉及一种实现少子存储层沟槽型IGBT的工艺方法。

背景技术

IGBT功率器件是一种发展迅速、应用广泛的新型功率半导体器件。它是在普通双扩撒金属氧化物半导体（DMOS）的基础上，通过在集电极引入P+结构，除了具备DMOS输入阻抗高、开关速度快、工作频率高、易电压控制、热稳定好、驱动电路简单、易于集成等特点外，通过集电极空穴注入的电导调制效应，大大降低了导通电阻，减少了通态功耗。目前，功率IGBT已广泛应用于变频家电、风能发电、机车牵引、智能电网等领域。

少子存储层沟槽IGBT器件是新一代高性能IGBT，具有饱和电压低、关断时间快等优势，其中，少子存储层通常采用外延方法和高能注入方法实现，但工艺控制困难，对设备能力要求高，因此，需要研发一种通用的实现少子存储层的工艺。

发明内容

本发明要解决的技术问题是提供一种实现少子存储层沟槽型IGBT的工艺方法。该工艺方法通过两次沟槽工艺，形成少子存储层沟槽型IGBT。

为解决上述技术问题，本发明的实现少子存储层沟槽型IGBT的工艺方法，包括步骤：

1）在作为衬底的N型硅片上，淀积一层二氧化硅作为第一硬掩膜（Hard mask）后，光罩定义出浅沟槽的图案，通过刻蚀打开第一硬掩膜；

2）采用干法刻蚀工艺，对第一硬掩膜打开的区域进行沟槽刻蚀，形成深度为2～4μm的浅沟槽；

3）在浅沟槽底部周围区域，进行N杂质注入和推进，形成一个互联的N型少子存储层区；

4）采用湿法刻蚀，去除剩余的第一硬掩膜；

5）在N型硅片上，重新淀积一层二氧化硅作为第二硬掩膜后，光罩定义出深沟槽的图案，通过刻蚀打开第二硬掩膜；

6）采用干法刻蚀工艺，对第二硬掩膜打开的区域进行沟槽刻蚀，形成一定深度的深沟槽，并采用湿法刻蚀工艺，去除剩余第二硬掩膜；

7）在N型硅片上、浅沟槽和深沟槽的内壁，依次沉积一层氧化硅和掺杂多晶硅后，通过刻蚀，形成栅极；

8）对整个N型硅片进行P杂质注入和推进，形成少子存储层IGBT的P阱区；

9）通过光刻定义出N型区域，随后通过N型杂质注入形成N+区；

10）在N型硅片上，淀积一层二氧化硅介质，通过光刻和刻蚀定义出金属（包括：铝）连接区域后，引出栅极电极和发射极电极；

11）N型硅片的正面制备工艺完成后，即在整个N型硅片表面淀积一层或多层绝缘介质膜（包括：二氧化硅或氮化硅等），然后通过光刻和干法刻蚀工艺形成钝化保护层；其中，钝化保护层厚度由少子存储层沟槽型IGBT器件耐压和漏电水平决定；

然后，将N型硅片反转，进行N型硅片背面减薄，在硅片背面依次注入N型杂质和P型杂质形成FS区和P+区后，在N型硅片的背面蒸发金属，形成集电极。

所述步骤1）中，N型硅片的厚度由少子存储层沟槽型IGBT器件设计的耐压值所决定；N型硅片是晶面为100的N型硅片；淀积的方法包括：通过热生长的方式淀积；二氧化硅（第一硬掩膜）的厚度取决于刻蚀沟槽的刻蚀深度；刻蚀的方法为干法或湿法刻蚀。

所述步骤3）中，N杂质包括：P或As，注入能量为40～100Kev，注入剂量为10¹²～10¹³/CM²，推进后的N杂质的峰值浓度为1×10¹⁶～5×10¹⁶/CM³。

所述步骤5）中，淀积的方法包括：通过热生长的方式淀积；二氧化硅（第二硬掩膜）的厚度取决于刻蚀沟槽的刻蚀深度；刻蚀的方法为干法或湿法刻蚀。

所述步骤6）中，深沟槽的深度由少子存储层沟槽型IGBT器件设计的耐压值所决定。

所述步骤7）中，氧化硅的厚度由少子存储层沟槽型IGBT器件的阈值电压决定；掺杂多晶硅是在多晶硅中掺入N型杂质离子所形成，如一般由临场掺杂工艺参入N型杂质离子形成；其中，N型杂质离子包括：磷；掺杂的浓度和掺杂多晶硅的厚度由少子存储层沟槽型IGBT器件所需的栅极电阻决定。

所述步骤8）中，P型杂质包括：硼（B）等，注入能量为40～100Kev，注入剂量由少子存储层沟槽型IGBT的阈值电压决定。