[发明专利]测试系统

说明书

技术领域

本发明是有关于一种测试系统，特别是有关于一种可检测测试制具的等效阻抗的测试系统。

背景技术

在集成电路(IC)的测试过程中，通常是利用测试制具电连接IC。然而，由于测试制具需重复使用，因而会有损坏或氧化的问题，进而造成测试误宰(overkill)，并影响产能利用率以及良品率。因此，在IC测试前，需先进行一接触测试(contact check)。接触测试虽然可以检测到严重的接触问题，但灵敏度不够，并且无法判断出测试制具的氧化情况。

发明内容

本发明实施例提供一种测试系统，包括一测试机台、一测试制具以及一待测芯片。测试机台具有一第一主通道、一第二主通道以及多个第三主通道。一测试制具，具有多个第一次通道、一第二次通道以及多个第三次通道。第一次通道电连接第一主通道。第二次通道电连接第二主通道。第三次通道电连接第三主通道。待测芯片包括多个电源垫、一测试电源垫以及多个信号垫。每一电源垫通过多个走线电连接其它电源垫。测试电源垫通过走线电连接电源垫的至少一者。当测试制具接触待测芯片时，电源垫电连接第一次通道，测试电源垫电连接第二次通道，信号垫电连接第三次通道。

本发明实施例的测试系统，根据测量测试电源垫的电压位准，可得知测试机台与待测芯片间的等效阻抗。当等效阻抗过高时，测试人员可即时更换或维修测试制具，以增加测试制具的寿命，并可缩短测试时间，提高可靠度。本发明实施例的测试系统还可根据已知的等效阻抗，可适当地调整测试机台所输出的操作电压，或是适当地调整测试制具接触待测芯片的应力，得到最佳化测试过程。再者，本发明的测试系统可应用于未封装或已封装的待测芯片，并且不需额外增加测试垫，因此，大幅增加测试弹性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明实施例的测试系统的示意图；

图2-图5为本发明实施例的测试系统的其它实施示意图；

图6为本发明实施例的待测芯片的一可能俯视图。

附图标号：

100、400、500：测试系统；

110、310、410、510：测试机台；

120、320、420、520：测试制具；

130、330、430、530：待测芯片；

141~143、341~342、441~442、541~542：主通道；

151~153、351~352、451~452、551~552：次通道；

VDD、VDDQ、VSS、VSSQ、VDDS、131~135、331~335：电源垫；

DQ0~DQ15、LDQA、A0~A12、/CS、／RAS、/CAS：信号垫；

136、336：走线；

431、531：晶粒；

432、532：连接线；

433、533：基板；

434、B1~B5、534：锡球。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

图1为本发明的测试系统的示意图。如图所示，测试系统100包括一测试机台110、一测试制具120以及一待测芯片130。在本实施例中，测试机台110具有主通道141~143，用以传送电压及信号。在本实施例中，测试机台110用以对待测芯片130的电源垫进行测试。

测试制具120耦接测试机台110，并提供次通道151~153。在本实施例中，测试制具120具网络(network)功能，可将一主通道延伸成多个次通道或是单纯地延伸主通道。举例而言，测试制具120将主通道141延伸成多个次通道151，并单纯延伸主通道142及143。因此，次通道151电连接主通道141，次通道152电连接主通道142，次通道153电连接主通道143。

在一可能实施例中，测试制具120具有至少一探针卡(probe card)以及多个探针(probe tips)。探针卡(未显示)用以将单一主通道(如141)延伸成多个次通道(如151)。多个探针(未显示)设置在次通道151~153的末端，用以电连接待测芯片130。