[发明专利]纵型沟槽IGBT及其制造方法

说明书

技术领域

本发明涉及纵型沟槽IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极晶体管）及其制造方法。

背景技术

以往，纵型沟槽IGBT的发射极层利用杂质注入和热处理形成。此外，为了使纵型沟槽IGBT的单元结构细微化而需要使接触结构插塞化，但是，接触插塞经由薄的阻挡金属与半导体层接触。

此外，提出在横型晶体管中利用来自多晶硅的杂质扩散形成扩散层或在半导体层和接触插塞之间设置多晶硅膜（例如，参照专利文献1～3）。

现有技术文献

专利文献

专利文献1：日本特开平8-97226号公报；

专利文献2：日本特开平9-246493号公报；

专利文献3：日本特开平9-92628号公报。

RBSOA（Reverse Biased Safe Operating Area：反向偏置安全工作区）表示与IGBT的关断相伴随的集电极-发射极间电压和集电极电流的非破坏工作范围，该范围越宽，针对反向偏置的非破坏性能越高。因此，希望提高RBSOA耐受性。

在杂质注入和热处理中不能够将发射极层形成得浅。此外，若使发射极层的宽度比其深度细微化，则发射极层成为球状，不能够形成在尺寸方面和特性方面都稳定的接合。特别是，纵型沟槽IGBT使单元结构（单元间距）细微化，若发射极层也未细微化，则在IGBT的反向偏置切断时在发射极层的正下方蓄积空穴，NPN晶体管导通（ON），由此，引起闩锁工作。此外，应力集中在接触插塞的底部，由此，在Si基板中缺陷增加，漏电流变大。其结果是，存在RBSOA耐受性劣化的问题。

发明内容

本发明是为了解决上述课题而提出的，其目的在于得到能够提高RBSOA耐受性的纵型沟槽IGBT及其制造方法。

本发明提供一种纵型沟槽IGBT的制造方法，其特征在于，具备：在第一导电型的半导体基板上形成第二导电型的体层（body layer）的工序；形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；在所述半导体基板的下表面形成第二导电型的集电极层的工序。

本发明提供一种纵型沟槽IGBT，其特征在于，具备：第一导电型的半导体基板；第二导电型的体层，设置在所述半导体基板上；沟槽栅极，隔着栅极绝缘膜设置在贯通所述体层的沟槽内；第一导电型的发射极层，设置在所述体层上；第二导电型的集电极层，设置在所述半导体基板的下表面；层间绝缘膜，覆盖所述沟槽栅极；发射极电极，设置在所述层间绝缘膜上；接触插塞，贯通所述层间绝缘膜，将所述体层以及所述发射极层和所述发射极电极连接；多晶硅膜，设置在所述体层以及所述发射极层的至少一个和所述接触插塞之间。

根据本发明，能够提高RBSOA耐受性。

附图说明

图1是示出本发明的实施方式1的纵型沟槽IGBT的立体图。

图2是沿图1的A-A’的截面图。

图3是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。

图4是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。

图5是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。

图6是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。

图7是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。

图8是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。

图9是示出本发明的实施方式1的纵型沟槽IGBT的制造方法的截面图。

图10是示出比较例的沟槽IGBT的制造方法的截面图。

图11是用于说明比较例的沟槽IGBT的工作的截面图。

图12是示出本发明的实施方式1的纵型沟槽IGBT的变形例的立体图。

图13是沿图12的A-A’的截面图。

图14是示出本发明的实施方式2的纵型沟槽IGBT的立体图。

图15是沿图14的A-A’的截面图。

具体实施方式

参照附图对本发明的实施方式的纵型沟槽IGBT及其制造方法进行说明。对相同或对应的构成要素标注相同的附图标记，有时省略重复说明。

实施方式1