[发明专利]比较器和放大器

权利要求书

1.一种比较器，其特征在于，该比较器包括：

一差动对电路，包括第一比较器晶体管和第二比较器晶体管，用于根据一时钟信号比较一第一输入值和一第二输入值以产生一结果，其中上述结果表示上述第一输入值和第二输入值的一差值是否超出一内部偏移值；以及

一电流控制电路，和上述差动对电路串联耦接，用于分别提供上述第一比较器晶体管和第二比较器晶体管的不同的电流抽取能力。

2.如权利要求1所述的比较器，其特征在于，上述内部偏移值随着上述不同的电流抽取能力之间的一差值而改变。

3.如权利要求1所述的比较器，其特征在于，上述电流控制电路包括第一电阻、第二电阻、以及耦接在上述第一电阻和上述第二电阻之间的第三电阻，其中，上述第一电阻、第二电阻和第三电阻是可调整的以改变上述第一比较器晶体管和第二比较器晶体管的上述电流抽取能力。

4.如权利要求1所述的比较器，其特征在于，上述电流控制电路包括具有不同的元件尺寸的第一晶体管和第二晶体管，上述不同的元件尺寸由数字控制信号所设定。

5.如权利要求1所述的比较器，其特征在于，上述电流控制电路包括具有不同的晶体管数量的第一晶体管和第二晶体管阵列，上述不同的晶体管数量由数字控制信号所设定。

6.如权利要求1所述的比较器，其特征在于，该比较器更包括一重置电路，耦接在上述电流控制电路和一电压源之间，将上述差动对电路内一参考电压点设定至一预定电压电平。

7.如权利要求6所述的比较器，其特征在于，上述重置电路包括接成二极管设定的两晶体管，用于通过上述预定电压电平来重新设定上述差动对电路。

8.如权利要求1所述的比较器，其特征在于，当上述时钟信号在一第一逻辑电平时，上述差动对电路比较上述第一输入值和第二输入值，而当上述时钟信号在一第二逻辑电平时，上述差动对电路被重置至一预定值。

9.如权利要求1所述的比较器，其特征在于，上述差动对电路用于通过判断上述第一输入值以及上述第二输入值加上上述内部偏移值之间的一差值的一极性而比较上述第一输入值和第二输入值。

10.一种放大器，其特征在于，该放大器包括:

一差动对电路，包括第一比较器晶体管和第二比较器晶体管，用于当一时钟信号在一第一逻辑电平时，比较一第一输入值和一第二输入值以产生一结果，其中上述结果表示上述第一输入值和第二输入值的一差值是否超出一内部偏移值；

一电流控制电路，分别提供上述第一比较器晶体管和第二比较器晶体管的不同的电流抽取能力；

一放大电路，放大从上述差动对电路产生的上述结果；以及

一重置电路，当上述时钟信号在一第二逻辑电平时，将上述差动对电路内一参考电压点设定至一预定电压电平。

11.如权利要求10所述的放大器，其特征在于，上述内部偏移值随着上述不同的电流抽取能力之间的一差值而改变。

12.如权利要求10所述的放大器，其特征在于，上述电流控制电路串联耦接上述差动对电路。

13.如权利要求10所述的放大器，其特征在于，上述电流控制电路包括第一电阻、第二电阻、以及耦接在上述第一电阻和上述第二电阻之间的第三电阻，其中，上述第一电阻、第二电阻和第三电阻是可调整的以改变上述第一比较器晶体管和第二比较器晶体管的上述电流抽取能力。

14.如权利要求10所述的放大器，其特征在于，上述电流控制电路包括具有不同的元件尺寸的第一晶体管和第二晶体管，上述不同的元件尺寸由数字控制信号所设定。

15.如权利要求10所述的放大器，其特征在于，上述电流控制电路包括具有不同的晶体管数量的第一晶体管阵列和第二晶体管阵列，上述不同的晶体管数量由数字控制信号所设定。

16.如权利要求10所述的放大器，其特征在于，上述重置电路耦接在上述电流控制电路和一电压源之间。

17.如权利要求10所述的放大器，其特征在于，上述重置电路包括接成二极管设定的两晶体管，用于通过上述预定电压电平来重新设定上述差动对电路。

18.如权利要求10所述的放大器，其特征在于，上述差动对电路用于通过判断上述第一输入值以及上述第二输入值加上上述内部偏移值之间的一差值的一极性而比较上述第一输入值和第二输入值。