[发明专利]硅衬底上氮化物高压器件及其制造方法

说明书

技术领域

本发明属于微电子技术领域，尤其涉及一种硅衬底上氮化物高压器件，以及该氮化物高压器件的制造方法。

背景技术

宽禁带化合物半导体材料由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，在高频、高温、大功率等领域显示出极大的潜力，尤其是氮化镓高电子迁移率器件更以其优越的性能和巨大的发展潜力而备受全世界众多研究者的关注。

以往氮化镓功率器件都是在蓝宝石或碳化硅衬底上制成的，这类衬底材料比较贵且难以实现大尺寸的衬底材料和外延层，所以氮化镓功率器件成本很高，限制了其市场化。目前在硅衬底上生长氮化镓外延层制作氮化镓功率器件的技术正日趋成熟，因为其成本较低，极大的促进了氮化镓功率器件的市场化。

对于半导体器件来说，其击穿电压由阳极和阴极或者栅极和漏极之间的距离决定。对于垂直结构的半导体器件来说，击穿电压是由漂移区的厚度决定；而水平结构的半导体器件，如LDMOS，其击穿电压由栅极和漏极之间的漂移区的长度决定。

当氮化物高压器件的衬底变为硅材料时，由于硅材料的导电性以及较低的击穿电场，硅衬底可承受的压降要小很多，大部分压降都集中在氮化物外延层上。而氮化物外延层的厚度一般是比较薄的，比栅漏间距小很多，器件很容易在纵向上击穿，器件的击穿电压主要取决于漏极与硅衬底之间氮化物外延层的纵向耐压加上栅极与硅衬底之间氮化物外延层的纵向耐压。尤其是当硅衬底接地时，高电压主要落在漏极与硅衬底电极之间的纵向区域，击穿电压相比衬底不接地情况要减少一半。

通过增加外延层厚度的方法可以提高硅衬底氮化物高压器件的纵向区域击穿电压，在现有的结构中，为了提高硅衬底氮化物高压器件的击穿电压，需要将硅衬底上的氮化物外延层做厚，外延层主要包括氮化物势垒层、沟道层、缓冲层，以及其他一些为优化器件特性或外延层材料质量而引入的氮化物层，其中器件的沟道层和势垒层受电学性质的影响一般结构比较固定，厚度变化不大，对整个外延层厚度的限制较大，因此通常将缓冲层做的比较厚。

尽管目前在硅材料上生长氮化物外延层的技术正日趋成熟，但是因为硅材料和氮化物之间存在巨大的晶格失配和热失配，生长的氮化物外延层厚度受到极大的限制，一般来说大约在2微米至4微米左右，生长过厚的氮化物外延层不仅会需要更长的时间，提高成本、降低产能，而且外延层的质量会变差，容易翘曲或龟裂，增加工艺难度，降低成品率等等。

发明内容

有鉴于此，本发明根据现有结构的不足，提供了一种通过在硅衬底上氮化物高压器件的漏极区域引入高电压耐受层，局部增加外延层的厚度来承担较高的压降，从而实现可以耐高击穿电压的器件。通过这种局部生长方法，不仅可以实现耐高击穿电压的器件，也可以增大生长速度，减少外延时间，提高产量。另外，本发明的另一目的在于还提出了上述器件的制造方法。

高电压一般是加载在器件的漏极上，栅漏区域是高电压的主要耐受区域，在栅漏间距离比较大的情况下，漏极区域外延层的厚度便是影响器件耐压的主要因素，尤其是在硅衬底接地情况下，电压主要落在漏极和硅衬底电极之间区域，提高此区域耐压可以提高器件总的击穿电压，而加厚局部区域外延层厚度技术上很容易实现，因此不需要加厚整个氮化物外延层，只需要加厚主要承担高电压的漏极区域外延层厚度，这种局部增厚外延层的方法不仅可以提高器件纵向耐压，还可以避免整体外延层材料过厚带来的氮化物外延层翘曲龟裂问题，可以保证材料生长质量，并且提高材料生长效率，降低成本。

根据本发明的一个方面，提供了一种硅衬底上氮化物高压器件，其特征在于包括：硅衬底；形成于所述硅衬底上的氮化物多层外延结构；所述外延多层结构从衬底方向依次包括氮化物缓冲层、氮化物沟道层、氮化物势垒层，以及在所述势垒层上有选择地在部分区域形成的高电压耐受层；所述氮化物沟道层和势垒层组成了半导体异质结，并在结面处形成二维电子气；与上述高电压耐受层相接触的漏极；

在上述势垒层上形成的与上述半导体异质结中的二维电子气形成接触的源极；

在上述势垒层上形成的，位于该漏极和源极间的栅极。

优选的，所述高电压耐受层为半导体，其材质为氮化物、氧化物、金刚石、多晶硅、化合物半导体、锗硅或其任意组合。

优选的，高电压耐受层的半导体可以是n型、p型掺杂或者非故意掺杂。

优选的氮化物势垒层上还设有介质层。

优选的，所述高电压耐受层形成在势垒层上或者与沟道层直接接触。

优选的，所述介质层包括SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种，或者是其任意组合。