[发明专利]总线装置

说明书

技术领域

本发明是有关于一种总线装置，且特别是有关于一种预设为猜测式数据交易的总线装置及其非猜测的延伸。

背景技术

总线数据交易(bus transaction)是一种从总线主控器(bus master)载运数据到总线从控器(bus slave)，或是从总线从控器取回数据至总线主控器的数据交易。总线主控器通常为数据处理引擎(data processing engine，简称：DPE)，例如为可抓取(fetch)、解码(decode)和执行指令(instruction)的微处理器(microprocessor)。总线从控器通常为储存装置，例如为实体存储器(physical memory)。由于DPE的处理能力(throughput)永远都不够高，于是很多管线式的(pipelined)DPE通过支持猜测式(speculative)的指令抓取以达到更高的处理能力。当这样的DPE在抓取一个分支(branch)指令时，DPE会先预测此分支指令的目标地址(target address)，接着从此目标地址抓取新指令后传(feed)入管线(pipeline)，而不是闲置地(idly)等待目标地址的确认结果。当DPE发现此预测是错误的之后，仅须清除(flush)其管线内抓错(mis-fetched)的指令即可。当预测为正确时，DPE则可因为指令早已在管线中而省下时间。类似的用来加速总线系统的猜测式总线界面存在着。

总线主控器可能具有多个总线界面，分别与多个周边装置连接，也就是所谓的总线从控器。每个总线界面可被映射(mapped)至不同的地址空间(address space)。对于这样的总线主控器而言，要满足三个条件才会交付(commit)指令以发出(issue)对应的总线数据交易。第一个条件为执行指令，这意味着此指令并没有被清除或取消(cancelled)。第二个条件为完成由指令的地址转换至对应到一个总线界面的地址空间的转换(translation)过程。第三个条件为指令地址的权限允许此指令的存取。在非猜测式的总线系统中，只有在相对应的指令同时满足上述的三个条件时，总线主控器才会发送数据交易至总线从控器。

另一方面，在猜测式的总线系统中，只要总线主控器能以某种方式预测或猜测出此指令可能会产生上述被交付至总线从控器的总线数据交易，总线主控器就可以在还没完全符合上述三种情形时就发送数据交易至总线从控器。这样的总线数据交易被称作猜测式的总线数据交易。当总线主控器稍后发现到此指令即将被终止(abort)时，相对应的猜测式总线数据交易也会被终止，而此终止作动是通过舍弃(discard)即将写入总线从控器的数据或是即将从总线从控器读取的数据来达成。当指令被交付时，猜测式的总线数据交易速度总是能比非猜测式的总线数据交易来的快一些，因为猜测式总线数据交易早已先一步被发出(issued)。

发明内容

本发明是针对一种总线装置，可同时支持猜测式及非猜测式的总线数据交易。此总线装置使用积极(aggressive)且有效率的总线协定(protocol)来改善总线系统的表现。

本发明同时针对另一种总线装置，包括仲裁器(arbiter)以及多个总线主控器。总线装置能够使用上述的总线协定的延伸来解决遵守上述总线协定的多个总线主控器间的总线数据交易冲突。

在本发明的一实施例中，提供了一种总线装置。上述的总线装置包括总线主控器以及总线从控器，总线从控器通过总线界面耦接于总线主控器。其中当总线主控器发送总线数据交易至总线从控器时，总线从控器执行总线数据交易。其中总线数据交易被预设为猜测式的且总线数据交易的命令(command)指出总线数据交易为写入数据交易或是读取数据交易。当总线数据交易为写入数据交易，总线从控器将总线数据交易的写入数据储存至总线数据交易的地址。当总线数据交易为读取数据交易，总线从控器以储存于总线数据交易的地址的读取数据回应总线数据交易。总线从控器通过致能(assert)总线等待信号以通知总线主控器总线从控器在特定时间区间内将不接受另外的总线数据交易。