[发明专利]一种具有自我ESD保护的输入输出电路

权利要求书

1.一种具有自我ESD保护的输入输出电路，其特征在于，包括：

电源VDD、地VSS、输入端隔离电阻Rin、预驱动电路、内部输出信号out、输出控制端OEN、输入内部信号in、输入输出PAD和ESD保护电路；

ESD保护电路包括输出驱动管、辅助保护管、体区控制电路和辅助保护管控制电路；输出驱动管和辅助保护管相并联，输出管和辅助保护管进行自我ESD保护，体区控制电路对输出管和辅助保护管进行辅助触发；

输出驱动管包括上拉输出驱动管和下拉输出驱动管，辅助保护管包括上拉辅助保护管和下拉辅助保护管，辅助保护管控制电路包括上拉体区控制电路、上拉辅助栅极控制电路、下拉体区控制电路和下拉辅助栅极控制电路；

在正常工作下，上拉体区控制电路确保上拉输出驱动管和上拉辅助保护管的体区接电源VDD，上拉辅助栅极控制电路控制上拉辅助保护管处于关断状态；下拉体区控制电路确保下拉输出驱动管和下拉辅助保护管的体区接地VSS，下拉辅助栅极控制电路控制下拉辅助保护管处于关断状态；

在ESD冲击下，体区控制电路调节输出管和辅助保护管的体区电位，降低ESD保护时的开启电压，调节输出管和辅助保护管均匀导通进行ESD电流泄放。

2.如权利要求1所述的具有自我ESD保护的输入输出电路，其特征在于，ESD保护电路包括上拉输出驱动管MP1、MP1的驱动电路、上拉辅助保护管MP2、上拉体区控制电路和上拉辅助栅极控制电路；以及下拉输出驱动管MN1、MN1的驱动电路、下拉辅助保护管MN2、下拉体区控制电路和下拉辅助栅极控制电路。

3.如权利要求2所述的具有自我ESD保护的输入输出电路，其特征在于，所述的上拉输出驱动管MP1，其栅极接MP1的驱动电路，源极接电源VDD，漏极接PAD，体区接上拉辅助保护管MP2的体区和上拉体区控制电路；

上拉辅助保护管MP2的栅极接上拉辅助栅极控制电路，源极接电源VDD，漏极接PAD，体区接上拉输出驱动管MP1的体区和上拉体区控制电路；

下拉输出驱动管MN1，其栅极接MN1的驱动电路，源极接地VSS，漏极接PAD，体区接下拉辅助保护管MN2的体区和下拉体区控制电路；

下拉辅助保护管MN2的栅极接下拉辅助栅极控制电路，源极接地VSS，漏极接PAD，体区接下拉输出驱动管MN1的体区和下拉体区控制电路。

4.如权利要求3所述的具有自我ESD保护的输入输出电路，其特征在于，所述的MP1的驱动电路包括预驱动电路的输出信号P、反相器inv1和反相器inv2；预驱动电路的输出信号P送给反相器inv1的输入端，inv1的输出端连接反相器inv2的输入端，inv2的输出端连接上拉输出驱动管MP1的栅极；

所述的上拉辅助保护管MP2的栅极控制电路包括PMOS管MP5，其源极和体区接电源VDD，栅极接地VSS，漏极接上拉辅助保护管MP2的栅极。

5.如权利要求3所述的具有自我ESD保护的输入输出电路，其特征在于，所述的MN1的驱动电路包括预驱动电路的输出信号N、反相器inv3和反相器inv4；预驱动电路的输出信号N送给反相器inv3的输入端，inv3的输出端连接反相器inv4的输入端，inv4的输出端连接上拉输出驱动管MN1的栅极；

所述的下拉辅助保护管MN2的栅极控制电路包括NMOS管MN5，其源极和体区接地VSS，栅极接电源VDD，漏极接下拉辅助保护管MN2的栅极。

6.如权利要求3所述的具有自我ESD保护的输入输出电路，其特征在于，所述的上拉体区控制电路包括PMOS管MP3、PMOS管MP4和电阻RP；

MP4的源极和体区接电源VDD，栅极接预驱动电路的输出信号P，漏极接上拉输出驱动管MP1和上拉辅助保护管MP2的体区以及MP3的栅极、源极和体区；

MP3的栅极、源极和体区接上拉输出驱动管MP1和上拉辅助保护管MP2的体区以及MP4的漏极，漏极接电阻RP的一端；

电阻RP一端接MP3的漏极，另一端接PAD。