[发明专利]同步分频电路有效
申请号: | 201210424936.8 | 申请日: | 2012-10-30 |
公开(公告)号: | CN103795402B | 公开(公告)日: | 2017-07-04 |
发明(设计)人: | 王永流;张伸 | 申请(专利权)人: | 上海华虹集成电路有限责任公司 |
主分类号: | H03K23/44 | 分类号: | H03K23/44 |
代理公司: | 上海浦一知识产权代理有限公司31211 | 代理人: | 戴广志 |
地址: | 201203 上海*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 同步 分频 电路 | ||
技术领域
本发明涉及芯片设计中的时钟分频电路,特别是涉及一种同步分频电路。
背景技术
数字集成电路越来越广泛的被应用于现实生活当中,小到家用电器、智能卡系统,大到计算机图形处理,电子通信以及大型处理器等等,它都在其中占有重要的地位。随着时代的发展,人们对数字电路的性能要求越来越高,如面积,功耗,功能以及速度等等,特别是速度。
时钟是数字电路的重要组成部分,只要是时序电路,就离不开时钟。因此,时钟设计是现在越来越复杂的多功能数字电路的基础,它直接影响着数字电路的性能,尤其是速度。时钟频率越高,电路速度越快;因人们对电路速度要求越来越高,所以所使用的时钟频率越来越快。
在时钟电路中,分频电路是比较常见的一种电路,几乎大部分数字电路都需要把原始的高频时钟分频为低频时钟,以供其他不同部分的电路使用。当源时钟频率越来越快时,对时钟分频电路的要求就越来越高。一般来说,时钟分频电路的结构决定了被分频时钟的最高频率,所以一个结构好的分频电路,对于电路速度要求越来越高的芯片设计来说,至关重要。
图1是一种传统的同步分频器,假定源时钟为clk,异步复位信号为rst,该分频电路由一个时钟计数器Counter构成。若需要对clk进行2n分频,其中n为正整数,那么时钟计数器Counter的寄存器的位宽为n;其第m位寄存器的输出Counter[m]则为2(m+1)分频时钟;对应的第0位、第1位以及最高位,分别为2分频、4分频、以及2n分频信号。
上述这种传统的同步分频器,虽然结构简单,很容易实现,但是也存在以下缺点:
1、只能进行2的指数倍数分频,即2分频、4分频、8分频等等,不能进行其他的倍数分频,如3分频、6分频、9分频等等。
2、所得到的分频时钟波形固定,为占空比为1:2的方波。
3、不考虑物理实现时时钟树延时的差异,假定同步分频器中寄存器的时钟端到数据输出端的延时为Dq,寄存器所需的建立时间为Dsetup,寄存器之间组合逻辑的最大延时为Dlogic,那么该同步分频器理论上能支持的最高频率为1/(Dq+Dsetup+Dlogic),其中Dlogic受同步分频器的结构影响最大。从计数器的特点可以看出,随着分频倍数的增加,计数器的寄存器之间的组合逻辑会越来越复杂;相应的在物理实现之后,其组合逻辑的级数越来越多,那么Dlogic就会越来越大,该同步分频器能支持的源时钟最高频率就会越来越低,不能进行高速时钟的分频。
发明内容
本发明要解决的技术问题是提供一种同步分频电路,可以进行大于等于2的任意整数倍分频,并能在一定范围内调整其时钟波形。
为解决上述技术问题,本发明的同步分频电路,包括:
一n位分频移位寄存器、一分频倍数寄存器、一置位配置寄存器和一复位配置寄存器;
第n-1位寄存器的数据输入端与一选择电路的输出端连接,该选择电路的“1”输入端与第0位寄存器的输出端相连接,该选择电路的“0”输入端输入一常数,该选择电路的选择控制端与所述分频倍数寄存器的最高位相连接;
第n-2位寄存器至第1位寄存器中,各相邻的两位寄存器之间均设有一选择器;各选择器的输出端均与前一位寄存器的数据输入端相连接,各选择器的“0”输入端均与后一位寄存器的输出端相连接,各选择器的“1”输入端均与第0位寄存器的输出端相连接;各选择器的选择控制端分别与所述分频倍数寄存器的对应位相连接,由所述分频倍数寄存器对应位的值确定相应选择器和选择电路的输出;
每位寄存器的置位端分别与所述置位配置寄存器的对应位相连接;每位寄存器的复位端分别与所述复位配置寄存器的对应位相连接;
每位寄存器的时钟输入端分别输入源时钟,由源时钟驱动所述分频移位寄存器;
第0位寄存器的数据输入端与第1位寄存器的输出端相连接;第0位寄存器的输出为分频后的时钟输出信号;
其中,n为大于等于2的正整数,所述选择电路和选择器均为二选一的二路选择器。
本发明的同步分频电路是一种可变的高速分频电路,可以进行大于等于2的任意正整数分频,并在一定范围内可以配置分频倍数和分频后时钟的波形,包括占空比和时钟高脉冲个数。
另外,该同步分频电路从物理实现上来看,组合逻辑的级数少,能够支持的最高时钟频率高,可适用于较高频率时钟分频。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹集成电路有限责任公司,未经上海华虹集成电路有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210424936.8/2.html,转载请声明来源钻瓜专利网。