[发明专利]包括结型场效应晶体管的半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，更具体地涉及包括结型场效应晶体管的半导体器件及其制造方法。 

背景技术

图1所示为现有的N沟道结型场效应晶体管(JFET)100的剖视图。该JFET 100包括N+型漏极区101(一般为衬底)、位于N+型漏极区101上的N-型外延层102、位于N-型外延层102中的P型体区103、位于N-型外延层102中以及P型体区103之间的N+型源极区104、以及位于P型体区103中的P+型栅极区105。该JFET100还包括层间介电层(ILDL)106，以及穿过ILDL106与N+型源极区104电连接的源极接触107和穿过ILDL106与P+型栅极区105电连接的栅极接触108。，P型体区103围绕N-型外延层102的一部分。N+型源极区104位于N-型外延层102的该部分中。并且，N-型外延层102的该部分从N+型源极区104延伸至N+型漏极区101，从而形成导电路径。在图1中示出的JFET 100为垂直器件。 

在栅极接触108上施加偏置电压时，体区103产生夹断效应，从而控制导电路径中的电流。在图1中附图标记“A”表示体区103在N-型外延层102中产生的夹断区。为了获得增强的夹断效应，必须将夹断区A的尺寸设置为尽可能小，从而有利地获得减小的夹断电压。然而，夹断区A的尺寸减小导致沟道宽度的减小，从而不利地增加导通电阻Ron。并且，夹断区A的尺寸减小使得源极区104靠近栅极区105，从而不利地减小源漏击穿电压。夹断区A的尺寸减小还提高光刻工艺的分辨率要求，从而不利地增加了工艺复杂性。 

因此，仍然希望在源极区104与栅极区105距离足够远的情形下获 得减小的夹断电压。 

发明内容

为了解决前面描述的问题，本发明提出一种改进的包括JFET的半导体器件及其制造方法，其中JFET的源极区与栅极区可以保持足够的距离，同时可以减小JFET的夹断电压。 

根据本发明的一方面，提供一种半导体器件，包括结型场效应晶体管，所述结型场效应晶体管包括：半导体衬底，具有第一掺杂类型并作为结型场效应晶体管的漏极区；外延层，位于半导体衬底上，具有第一掺杂类型；体区，位于外延层中，具有第二掺杂类型，第二掺杂类型与第一掺杂类型是相反的掺杂类型；源极区，位于外延层中，具有第一掺杂类型；以及栅极区，位于体区中，具有第二掺杂类型，其中，所述结型场效应晶体管还包括屏蔽层，屏蔽层具有第二掺杂类型，位于外延层的内部，并且位于源极区和漏极区之间的导电路径中。 

优选地，该半导体器件还包括沟槽MOSFET，该沟槽MOSFET包括：所述半导体衬底，作为漏极区；所述外延层；所述体区；源极区，位于外延层中，具有第一掺杂类型；沟槽栅极，穿过所述体区进入所述外延层中；以及栅介质层，将沟槽栅极与所述体区和所述外延层隔开。 

优选地，该半导体器件还包括平面MOSFET，该平面MOSFET包括：所述半导体衬底；所述外延层；所述体区；源极区和漏极区，位于所述体区中，具有第一掺杂类型；栅极导体，位于源极区和漏极区之间的体区上；以及栅介质层，位于栅极导体和体区之间，将栅极导体与所述体区隔开。 

根据本发明的另一方面，提供一种制造半导体器件的方法，包括：在半导体衬底上形成外延层，半导体衬底具有第一掺杂类型，并且半导体衬底作为结型场效应晶体管的漏极区，外延层具有第一掺杂类型；在外延层中形成体区，体区具有第二掺杂类型，第二掺杂类型与第一掺杂类型是相反的掺杂类型；在外延层的内部形成屏蔽层，屏蔽层具有第二掺杂类型；在外延层中形成结型场效应晶体管的源极区，结型场效应晶体管的源极区具有第一掺杂类型；以及在体区中形成结型场效应晶体管 的栅极区，结型场效应晶体管的栅极区具有第二掺杂类型，其中，屏蔽层位于源极区和漏极区之间的导电路径中。 

优选地，该方法还包括制造沟槽MOSFET，其中制造沟槽MOSFET的至少一部分步骤在与制造结型场效应晶体管的一部分步骤相同。 

优选地，该方法还包括制造平面MOSFET，其中制造平面MOSFET的至少一部分步骤在与制造结型场效应晶体管的一部分步骤相同。