[发明专利]电互连阵列的测试结构及其测试方法

说明书

技术领域

本发明属于半导体和电子封装与测试的技术领域，具体涉及一种垂直方向电互连阵列的测试结构及其测试方法。

 

背景技术

随着电子和半导体器件封装的小型化、集成化与高密度化，倒装芯片flip-chip、球栅格阵列BGA等阵列式封装形式在工业界正形成主流，又随着微纳加工技术和三维封装技术的不断发展，硅通孔TSV技术也在逐步走出实验室，进入市场。以上为了减小封装尺寸而产生的封装形式均采用了垂直方向的电互连技术，使用导电的块、柱、球等结构将堆叠放置的两芯片或器件进行电气连接。然而，由于电子元器件的功能越来越多，密度越来越高，上述垂直电互连点的数目也越来越多，互连点的质量与可靠性成为影响封装后整个电子系统可靠性的主要因素。因此，在技术进入市场前，需要对该数量多、密度大的电互连进行准确有效的可靠性测试。

对于大规模阵列器件，惠普公司早在2003年就取得了一项发明专利，该专利利用行列交错的扫描电路对半导体存储器阵列进行良率测试，由于存储器阵列的本身特性，行与列的电互连均位于同一平面，使用该测试结构与测试方法，可以对平面内任一存储单元进行测试，精度很高但无法用于三维结构；2008年，台积电公司提出了一种导电凸块的测试装置，该装置包括一测试探卡与一组探针，可以精确测试每一个凸块的质量，但该装置制作复杂，需要在待测芯片上设计电路，而且只能进行数字逻辑测量，此外，该方法只能评估导电凸块与一侧衬底的连接质量，而不能评估实际应用中凸块两侧均连接衬底时的有关参数；通常，根据理论计算与模拟，人们认为在一个方形电互连阵列中，最容易发生失效的互连点位于该阵列最外侧的的四个角与四条边，于是一种菊花链测试结构被用于评估垂直方向互连点的可靠性，例如2011年，复旦大学的研究人员采用了特别设计的菊花链结构，分组测试导电凸块阵列外围的电气性能，但该方法将阵列内部的凸块点串联在一起，无法定位阵列内部的失效凸块，也无从得知阵列内部失效凸块的数量，与之类似的还有美国乔治亚理工大学的Xian Qin等人与2012年最新发表的一篇论文中提出的菊花链凸块测试结构；然而，上述菊花链结构的设计是基于理论计算与模拟仿真，与实际情况仍然有着很大的出入，2009年，瑞典查尔姆斯理工大学的Cristina Andersson等人通过实验的方法，证明了BGA封装在热循环条件下，其凸点的失效位置是随机的，而不是理论所证明的阵列最外侧四角与四边。

综上所述，如果需要精确的得到一个垂直电互连阵列的良率，必须对阵列中每一个互连结构进行测试，若使用菊花链结构逐个测试，则需要极其复杂的电路结构并且会产生数量巨大的测试数据，若使用探针法，则制作结构复杂且不能同时评估两侧焊接的质量，于是，需要提出一种结构简单，能够方便的对每个互连点进行测试且测试结构可靠的电互连阵列的测试结构和方法。

 

发明内容

本发明的目的是为了克服上述现有技术中存在的不足，提供一种结构简单，能够方便的对每个互连点进行测试的电互连阵列的测试结构及其测试方法，该电互连结构可以为导电凸块、焊球或TSV；另外，该结构能够同时评价互连点两侧与衬底连接的质量；通过对测试方法进行优化，可以减少大量测试数据，从而提升测试效率。

 

本发明为解决技术问题采用如下技术方案：所述的电互连阵列的测试结构，主要包括：（1）带有导电体的两个衬底；（2）衬底之间的垂直电互连阵列；（3）分别与两个衬底相连的测试电缆；（4）测试用的电子系统；所述带有导电体的两个衬底相向放置，两个衬底上均设置垂直电互连阵列，或在其中一个衬底上设置垂直电互连阵列，垂直电互连阵列之间图形互相匹配或一个衬底的垂直电互连阵列与另一衬底上的导电体匹配，垂直电互连阵列将两衬底上的导电体连接，两衬底及其带有的导电体均有一部分延伸至另一衬底外侧，延伸至另一衬底外侧的导电体使用测试电缆与所述电子系统进行电气连接。

所述带有导电体的两个衬底为硅、陶瓷、有机高分子材料或以上材料的组合，形状为尺寸相同或不同的矩形，两衬底相向放置且各自均有一部分延伸至另一衬底外侧；一衬底上设置横向矩形导电体，其行数与互连阵列的行数一致，另一衬底上设置纵向矩形导电体，其列数与互连阵列的列数一致，矩形的宽度与互连点的直径或边长一致，矩形的间距与互连点的间距一致，两衬底上的导电体均随衬底延伸至另一衬底外侧，导电体的材料为金属或重掺杂的硅。