[发明专利]用于提供多比特逐次逼近ADC的方法和电路

说明书

技术领域

本发明一般地涉及模数转换(ADC)，具体地，涉及多比特逐次逼近ADC。

背景技术

模数转换(ADC)通常用于对模拟信号进行取样，从而可以对其进行数字表达。在例如数字通信接收器的各种应用中，对模拟信号进行数字表达的需求越来越多。

在现有技术中已经知道有多种执行ADC的技术。两种常用技术逐次逼次(SA)ADC和闪存ADC电路。SA ADC电路通常通过对模拟输入信号进行多个连续步骤的处理产生数字表达，在每个步骤中执行比较操作，从而获得模拟输入信号的逐渐准确的数字表达。在一个典型的闪存ADC电路中，同时使用多个比较器，将模拟输入信号值与不同的参考值进行比较。其他方面均相同，与SA ADC电路中在多个步骤中进行不同是，在闪存ADC电路中，在单个步骤中同时将信号与不同的参考值进行比较，所以与SA ADC电路相比，闪存ADC电路所产生的模拟信号的数字表达典型地可以具有更短的等待时间。因此，闪存ADC技术一般被认为更加适合高速应用。

发明内容

本发明提供用于通过在多个逐次逼近循环中的每个循环中处理一个以上比特来将模拟信号转换为数字信号的例子。系统可以包括电容子DAC电路和比较器。开关可以在一个或多个第一循环期间隔离电容子DAC电路，并且在一个或多个最后循环期间结合这些子DAC电路。逐次逼近寄存器(SAR)可以生成数字输出信号或DAC数字信号。在另一个例子中，系统可以包括DAC电路。输入电容可以预充电至模拟输入信号和DAC模拟信号中的至少一个。可编程增益放大器可以放大误差信号。多比特ADC可以将放大后的误差信号转换为多比特数字信号。SAR可以使用多比特数字信号来生成DAC数字信号或数字输出信号。

在本发明的一方面，需要更好的SA ADC电路来满足更快的速度、更低的功率消耗和更小的体积的要求。广泛而一般地来说，在一方面，本发明提供一种模数转换器(ADC)电路、方法、装置和系统。广泛而一般地来说，本发明描述一种在SA ADC循环内使用多比特量化技术，以通过减少逼近步骤的数量来加快转换。下面具体描述两个实施例。

在对应于电容电荷再分配SA ADC的第一个实施例中，DAC电路的电容元件(例如电容阵列)被分组为几个子DAC电路(例如子阵列)，每个子DAC电路可以连接至各个比较器，以便能够并行地执行几个比较操作，从而可以在每个步骤中提取出两个或更多个比特。在之后的步骤中(例如最后几个步骤，例如最后的步骤)，所有的电容子阵列可以结合在一起，从而形成唯一的反馈DAC。因此，在有利的方面，虽然可以同时提取出几个比特，但是本专利公开的技术不会增加所需电容元件(例如基本电容)的全部数量。

在第二个实施例中，用PGA电路和闪存ADC电路来替换比较器电路，其中，在转换的每个步骤中逐渐增加放大器的增益。因此，可以在第一部分步骤(即例如SA循环的各个循环)中执行粗略的量子化操作，而在最后一部分的步骤(例如，最后一个或多个步骤)中则执行精细量子化操作。通过所公开的一个实施例或其它实施例可以知道，在SA循环中使用多比特量化的优点包括允许在SA阶段的第一部分步骤中容忍一些判定误差，因为可以在下一部分步骤中对其进行补偿。通过在每个步骤中稍微增加比较次数而在该技术中提供一些冗余，可以实现判定误差的容忍度。

应当理解，本发明的各种配置对于本领域技术人员而言将变得清楚，其中，各种配置将通过示意的方式进行描述。将会实现的是，本发明能够具有其它的或者不同的配置，并且它的各个细节能够在各个其它方面进行修改，修改后的技术方案并没有脱离本发明的范围。因此，发明内容、附图和具体实施方式应当被视为示意性的而非限制性。

附图说明

图1为闪存模数转换器(ADC)电路的方框示意图；

图2为管道ADC电路的例子的方框示意图；

图3为逐次逼近(SA)ADC电路的例子的方框示意图；

图4为开关电容SA ADC电路的例子的方框示意图；

图5为电荷再分配开关电容SA ADC电路的例子的方框示意图；

图6为具有配置为同时计算2比特的附加硬件的6比特ADC的实施例的方框示意图；

图7为通过为多个循环将8比特DAC阵列分裂为4个6比特阵列的8比特ADC的实施例的方框示意图；

图8为在随后的循环中电压间隔分裂的例子的示意图；

图9为允许对于判定误差的容忍度的改进的电压间隔分割方案的例子的示意图；

图10为使用闪存ADC的多比特SA ADC的例子的方框示意图；