[发明专利]半导体存储装置、编程方法和数据处理系统

说明书

相关申请的交叉引用

本申请要求2012年2月9日向韩国知识产权局提交的申请号为10-2012-0013246的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种存储系统，更具体而言，涉及一种半导体存储装置及其编程方法和使用半导体存储装置的数据处理系统。

背景技术

诸如快闪存储装置的半导体存储装置是能代替现有的作为大容量储存设备的硬盘驱动器（HDD）的存储装置。半导体存储装置具有小功耗，抗震，并且可以被配置成具有高容量和高集成度。

发明内容

在本发明的一个实施例中，一种半导体存储装置包括：存储器单元区，所述存储器单元区包括多个存储器单元，每个存储器单元连接在字线与位线之间；以及控制器，所述控制器被配置成响应于编程命令，而同时设定字线电压和位线电压。

在本发明的一个实施例中，一种包括控制器以控制存储器单元区的半导体存储装置的编程方法包括以下步骤：响应于编程命令，由控制器将存储器单元区的全部存储器单元设定成禁止编程的状态；将存储器单元的沟道升压；稳定与存储器单元区连接的字线电压和位线电压；以及改变存储器单元的沟道电压。

在本发明的一个实施例中，一种数据处理系统包括：主机装置；以及半导体存储装置，所述半导体存储装置经由主机接口与主机装置连接，其中，所述半导体存储装置包括控制器，所述控制器被配置成响应于编程命令，而同时设定存储区的字线电压和位线电压。

在本发明的一个实施例中，一种半导体存储装置包括：存储器单元区，所述存储器单元区串联连接在与位线连接的漏极选择开关和源极选择开关之间，并包括多个存储串，每个存储串具有多个存储器单元，每个存储器单元具有与字线连接的栅极端子；块开关，所述块开关被配置成驱动漏极选择开关；电压提供器，所述电压提供器被配置成根据半导体存储装置的每个操作模式来产生高电压，并将产生的高电压提供给字线；以及控制器，所述控制器被配置成响应于编程命令，经由电压提供器，将预定电平的电压供应到字线和位线，同时经由块开关控制漏极选择开关的导通/关断，并且同时将字线电压和位线电压稳定到预定的电平。

附图说明

结合附图描述本发明的特点、方面和实施例，其中：

图1是用于解释根据本发明的一个实施例的半导体存储器件的存储器单元阵列结构的示图；

图2是用于解释在半导体存储装置中的存储器单元的位置走向的示图；

图3是用于解释在位线之间的耦合电容效应的示图；

图4和图5是用于解释根据本发明的一个实施例的设定存储装置中的位线电压的方法的示图；

图6是用于解释根据本发明的一个实施例的编程方法的时序图；

图7是用于解释根据本发明的一个实施例的半导体存储装置的编程方法的一个实例的时序图；

图8是根据本发明的一个实施例的半导体存储装置的配置图；

图9是用于解释根据本发明的一个实施例的编程方法的流程图；

图10是用于解释根据本发明的一个实施例的编程方法的时序图；以及

图11是根据本发明的一个实施例的数据处理系统的配置图。

具体实施方式

在下文中，将通过示例性实施例，参照附图来描述根据本发明的半导体存储装置及其编程方法和利用半导体存储装置的数据处理系统。

图8是根据本发明的一个实施例的半导体存储装置的配置图。

图1是用于解释根据本发明的一个实施例的半导体存储装置的存储器单元阵列结构的示图。

参见图1，存储器单元阵列可以具有存储串结构。例如，与字线WL耦接的存储器单元形成存储串，并且每个存储串与位线BL耦接。即，多个存储器单元与由施加到漏极选择线DSL的电压驱动的漏极选择开关串联连接，由此形成存储串，并且存储串中的最后的单元与由施加到源极选择线SSL的电压驱动的源极选择开关连接。此外，与字线WL连接的多个存储器单元形成页。

如果半导体存储装置是NAND快闪存储装置，则基于页执行编程操作。编程操作涉及利用基于存储器单元的沟道与浮栅之间的电场差的FN隧穿效应，将电子储存在存储器单元的浮栅中的操作。对于这种操作，控制栅的电压可以通过将电压传送到字线来控制，并且沟道电压可以通过调整位线电压来控制。存储器单元具有分开的沟道，并且被选中用于编程的单元和禁止编程的单元的沟道电压经由位线来控制。