[发明专利]读出电路

说明书

技术领域

本发明关于一种读出电路，特别是涉及一种用于半导体存储器电路的读出电路。

背景技术

半导体存储器通常被认为是数字集成电路中非常重要的组成部分，它们对于构建基于微处理器的应用系统发挥着至关重要的作用。近年来人们越来越多地将各种存储器嵌入在处理其内部，以便使处理器具有更高的集成度和更快的工作速度，因此存储器阵列及其外围电路的性能就在很大程度上决定了整个系统的工作状况，包括速度、功耗等。

在半导体存储器的各种外围器件中最为重要的就是读出电路。由于读出电路通常被用来在对存储单元进行读操作时采样位线上的微小信号变化并进行放大，从而确定相应存储单元的存储信息，因此读出电路对于存储器的存取时间有着决定性的影响。

图1为现有技术中典型的读出电路的电路示意图。如图1所示，该读出电路包括：电流镜电路101、参考存储单元102、译码控制电路103、传输电路104以及输出电路105，其中镜像电流镜电路101包括PMOS管P1/P2，以提供电源，参考存储单元102包括NMOS管N1以及1-4个栅极互连的NMOS管，N1栅极通过一反相器INV1接至N1源极，N1源极通过1-4个栅极互连的NMOS管与多个连接字线WL的参考存储单元Cellj(j例如为4或8)相连，译码控制电路103一端连接传输电路104，另一端连接存储单元Cell，其由三个源漏相接形成串联的NMOS晶体管N2、N3以及N4组成，NMOS管N2-N4栅极分别连接控制信号YA、YB以及YC，这样，当访问存储器单元Cell时，YA/YB/YC置高电平，NMOS管N2-N4接通，存储单元信息可通过译码控制电路103及传输电路104形成于C点；传输电路104包括NMOS管N5及一反相器INV2，NMOS管N5漏极接P2漏极，栅极与源极之间接反相器INV2，并接至译码控制电路103；输出电路105包括一比较器CMP1及一反相器INV3，比较器CMP1之正输入端接P2漏极，负输入端接一参考电压Vref，输出端接反相器INV3之输入端，反相器INV3输出存储单元信息Soutb。

图2为现有技术中产生参考电压的三种方式的电路示意图。如图2所示，现有技术中的参考电压一般通过未经控制的电阻分压或带隙电压或使用二极管阈值来产生的，其存在电流大，需要一直消耗电能的缺点。

另外，上述读出电路还却存在如下缺点：由于参考存储单元接镜像电流镜电路，因此，无论是否进行读写存储单元操作时，参考存储单元上均有电流，则会一直消耗电能，造成不必要的浪费。

发明内容

为克服上述现有技术的读出电路存在的浪费电能的问题，本发明的主要目的在于提供一种读出电路，其在读出电路不进行读写存储单元操作时，使得参考存储单元及参考电压产生电路无电流，不消耗电流，节省了电能。

为达上述及其它目的，本发明提出一种读出电路，用于将存储单元的信息放大输出，包括参考存储单元、译码控制电路、传输电路及输出电路，另外，该读出电路还包括可控电流镜电路，该可控电流镜电路与该参考存储单元、该传输电路及该输出电路连接，同时该可控电流镜电路还连接一读写控制信号，以在该读写控制信号控制下，使得在不进行读操作时，该参考存储单元上无电流。

进一步地，该可控电流镜电路包括包括第一PMOS管、第二PMOS管、第三PMOS管以及第六NMOS管，该第一PMOS管与该第二PMOS管源极接电源电压，栅极互连，该第一PMOS管漏极接该第三PMOS管源极，该第三PMOS管栅极接该读写控制信号，漏极与该第一PMOS管栅极互连后接该参考存储单元，该第六NMOS管漏极接该第一PMOS管之栅极，栅极接该读写控制信号，源极接地，该第二PMOS管源极接电源电压，漏极通过该传输电路、该译码控制电路接该存储单元，同时该第二PMOS管漏极还接至该输出电路，以将该存储单元的信息输出至该输出电路。

进一步地，该输出电路包括比较器、参考电压产生电路以及一反相器，该比较器的一输入端接该第二PMOS管漏极，另一输入端接该参考电压产生电路，输出端通过该反相器缓冲将存储单元的信息输出，该参考电压产生电路接该读写控制信号，以在该读写控制信号的控制下，产生一参考电压。

进一步地，该参考电压产生电路在该读写控制信号控制下，在需要对该存储单元进行读操作时，产生该参考电压，在不需对该存储单元进行读操作时，输出为0。