[发明专利]像素驱动电路、显示装置及其驱动方法

权利要求书

1.一种像素驱动电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、电容及发光器件；

所述第一晶体管的栅极连接栅极线，源极连接数据线，漏极连接所述第二晶体管的栅极、漏极及所述电容的一端；所述第三晶体管的栅极连接初始化信号线，源极连接公共接地端及所述发光器件的负极，漏极连接所述第二晶体管的源极、所述电容的另一端及所述发光器件的正极。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管、第二晶体管和第三晶体管为N沟道薄膜晶体管。

3.一种显示装置，其特征在于，包括如权利要求1-2任一项所述的像素驱动电路。

4.根据权利要求3所述的显示装置，其特征在于，包括多个所述像素驱动电路形成的阵列排布；所述显示装置还包括栅极驱动单元、源极驱动及阈值补偿单元、初始化单元及时序控制器；

位于第i行的所述像素驱动电路的第一晶体管栅极均连接第i条栅极线；位于第i行的所述像素驱动电路的第三晶体管栅极均连接第i条初始化信号线；位于第j列的所述像素驱动电路的第一晶体管源极均连接第j条数据线；所述i和j为正整数；

所述栅极驱动单元电连接所述栅极线；所述源极驱动及阈值补偿单元电连接所述数据线；所述初始化单元电连接所述初始化信号线；所述时序控制器与所述栅极驱动单元、所述源极驱动及阈值补偿单元及所述初始化单元电连接。

5.根据权利要求4所述的显示装置，其特征在于，所述源极驱动及阈值补偿单元包括：移位寄存器、加法器、数据锁存器、数/模转换器及模/数转换器；

所述移位寄存器的输入端与所述时序控制器电连接，输出端与所述加法器的第一输入端电连接；所述加法器的第二输入端与所述模/数转换器的输出端连接；所述加法器的输出端与所述数据锁存器的输入端电连接；

所述数据锁存器的输出端与所述数/模转换器的输入端电连接；所述数/模转换器的输出端通过第一可控开关的控制与所述数据线电连接或断开；所述模/数转换器的输入端通过第二可控开关的控制与所述数据线电连接或断开。

6.一种像素驱动方法，其特征在于，使用权利要求1或2所述的像素驱动电路，包括：

初始化阶段，所述初始化信号线为高电平，使所述第三晶体管开启，所述栅极线为高电平，使所述第一晶体管开启，所述数据线提供开启电压，以使所述第二晶体管处于饱和状态；

阈值补偿阶段，所述栅极线为低电平，使所述第一晶体管截止，所述数据线电压为零，所述初始化信号线为高电平，使所述第三晶体管开启，以使所述电容两端的电压为所述第二晶体管的阈值电压；

阈值采集阶段，所述初始化信号线为低电平，使所述第三晶体管截止，所述栅极线为高电平，使所述第一晶体管开启，以使所述数据线上的电压等于第二晶体管的阈值电压；

显示阶段，所述初始化信号线为低电平，使所述第三晶体管截止，所述栅极线为高电平，使所述第一晶体管打开，所述数据线提供显示电压，使所述第二晶体管处于饱和状态，以使所述发光器件正常工作；

所述显示电压为待显示数据电压与所述第二晶体管的阈值电压之和。

7.一种显示装置驱动方法，其特征在于，用于驱动权利要求3-5任一项所述的显示装置，包括：

(1)所述初始化单元向第i条初始化信号线提供信号，使所述第i条初始化信号线为高电平，所述栅极驱动单元向所述第i条栅极线提供信号，使所述第i行栅极线为高电平，所述源极驱动及阈值补偿单元同时向所有的数据线提供信号，使所述所有的数据线提供所述开启电压；

(2)所述栅极驱动单元向所述第i条栅极线提供信号，使所述第i条栅极线为低电平，所述源极驱动及阈值补偿单元同时向所有的数据线提供信号，使所述所有的数据线电压为零，所述初始化单元向第i条初始化信号线提供信号，使所述第i条初始化信号线为高电平；

(3)所述初始化单元向第i条初始化信号线提供信号，使所述第i条初始化信号线为低电平，所述栅极驱动单元向所述第i条栅极线提供信号，使所述第i条栅极线为高电平，所述源极驱动及阈值补偿单元同时从所述所有的数据线获取信号；

(4)所述初始化单元向第i条初始化信号线提供信号，使所述第i条初始化信号线为低电平，所述栅极驱动单元向所述第i条栅极线提供信号，使所述第i条栅极线为高电平，所述源极驱动及阈值补偿单元同时向所述所有的数据线提供信号，使所述所有的数据线提供显示电压；

所述显示电压为待显示数据电压与所述第i行像素驱动电路的相应的第二晶体管的阈值电压之和；

(5)使i+1，当i+1小于或等于所述像素驱动电路的总行数时，重复步骤(1)-(4)。