[发明专利]光刻工艺

说明书

技术领域

本发明涉及总体上涉及半导体领域，更具体地，涉及光刻工艺。

背景技术

半导体集成电路(IC)工业经历了迅速发展。在IC演变过程中，功能密度(即，每单位面积上互连器件的数量)逐渐增加而几何大小(即，可使用制造工艺制造的最小部件(或线))减小。该比例缩小工艺通过增加生产效率和降低相关成本来提供效益。这种比例缩小也增加了IC处理和制造的复杂性。对于将要实现的这些发展，需要IC处理和制造的类似研发。

通过创建一系列的图案化层和非图案化层来制造半导体设备，其中，图案化层上的部件在空间上彼此相关。因此，在制造过程中，每个图像化层要对准前一个图案化层，正因为如此，需要考虑第一层和第二层之间的重叠。重叠是半导体基板(如晶圆)的两个或更多个层之间的相对位置。因为半导体工艺的发展提供了更小的临界尺寸，以及器件尺寸的减小和器件(包括层数)复杂性的增强，所以对于器件的质量、可靠性和产量来说，层间的对准精度就变得更为重要。通常，对准精度用于测量重叠偏移或重叠误差或偏移前一层的精密对准的距离和方向。失准会导致器件性能的降低或整个器件的失效。可以使用传统的重叠量测技术来检查对准情况，但是其不能满足所有方面的要求。因此，我们希望在这方面有所提高。

发明内容

为解决上述问题，本发明提供了一种光刻工艺，包括：提供光刻系统，光刻系统包括曝光模块和重叠模块；在光刻系统中接收入检基板；通过重叠模块对入检基板进行形变测量；根据形变测量得出形变诱发的重叠(defiOVL)修正；将defiOVL修正前馈给曝光模块；以及利用defiOVL修正，通过曝光模块对入检基板进行曝光处理。

其中，入检基板是半导体晶圆。

其中，半导体晶圆包括形成在其上的多个层。

其中，半导体晶圆包括形成在其上的多个部件。

其中，通过对形变测量应用预定算法来得出defiOVL修正。

其中，预定算法包括实验公式DefiOVL＝TG×K，其中，TG表示构型梯度，K为常数。

该工艺进一步包括：在形变测量之后，用光刻胶层涂覆入检基板。

其中，基板包括图案化光刻胶层，工艺进一步包括：对图案化光刻胶层进行重叠测量；根据重叠测量和重叠偏移得出单元诱发的重叠(uniiOVL)修正；以及将uniiOVL修正前馈给曝光模块，其中，曝光处理包括使用uniiOVL修正图案化入检基板。

其中，通过对重叠测量和重叠偏移应用预定算法来得出uniiOVL修正。

其中，通过具有defiOVL修正和uniiOVL修正的曝光模块对入检基板进行曝光，以形成图案化基板。

其中，将图案化基板传送给重叠模块，以进行新的重叠测量。

此外，还提供了一种光刻工艺，用于含曝光模块、跟踪模块和重叠模块的光刻系统，工艺包括：接收入检基板；接收重叠测量；使用重叠模块对入检基板进行形变测量；根据形变测量结果得出形变诱发的重叠(defiVOL)修正；将defiOVL修正前馈给曝光模块；在生成defiOVL修正时，根据重叠测量得出单元诱发的重叠(uniiOVL)修正；将uniiOVL修正前馈给曝光模块；以及利用defiOVL修正和uniiOVL修正，通过曝光模块对入检基板进行曝光处理。

其中，入检基板包括其上形成有多个部件的半导体晶圆。

其中，对形变测量应用预定算法来得出defiOVL修正。

其中，预定算法包括实验公式DefiOVL＝TG×K，其中，TG表示构型梯度，K为常数。

其中，通过对重叠偏移和重叠测量应用预定算法来得出uniiOVL修正。

该工艺进一步包括：在形变测量之后，在跟踪模块中用光刻胶层涂覆入检基板，其中，对光刻胶涂覆的基板进行曝光处理，以形成图案化基板；以及将图案化基板传送给重叠模块以进行新的重叠测量。

此外，还提供了一种光刻工艺，包括：接收其上形成有各种部件和层的入检半导体晶圆；接收单元诱发的重叠(uniiOVL)修正；在重叠模块中对入检半导体晶圆进行形变测量；通过对形变测量结果应用预定算法，根据形变测量结果得出形变诱发的重叠(defiOVL)修正；将defiOVL修正前馈给曝光模块；以及利用defiOVL修正，通过曝光模块对入检基板进行曝光处理。

其中，在形变测量之后，用光刻胶层涂覆入检半导体晶圆来用于曝光处理。