[发明专利]多层芯片电子元件有效
申请号: | 201210405599.8 | 申请日: | 2012-10-23 |
公开(公告)号: | CN103515053B | 公开(公告)日: | 2017-05-03 |
发明(设计)人: | 韩镇宇;安成庸;孙受焕;金益燮;文炳喆 | 申请(专利权)人: | 三星电机株式会社 |
主分类号: | H01F17/00 | 分类号: | H01F17/00;H01F27/28;H01F41/04 |
代理公司: | 北京润平知识产权代理有限公司11283 | 代理人: | 桑传标,施娥娟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多层 芯片 电子元件 | ||
1.一种多层芯片电子元件,该多层芯片电子元件包括:
多层体,该多层体包括多个第一磁性层,该多个第一磁性层与导电图案形成通用层,其中所述多层体的长度小于或者等于2.1mm,并且所述多层体的宽度小于或者等于1.7mm;以及
第二磁性层,该第二磁性层形成在沿层叠方向彼此相邻的所述导电图案之间且包括转接电极,该转接电极与所述导电图案电连接以在所述多层体内沿层叠方向形成线圈图案,
在沿所述多层体的宽度和厚度方向剖切的横截面内,当所述第二磁性层的厚度定义为Ts而所述导电图案的厚度定义为Te时,满足0.1≤Ts:Te≤0.3,以及当所述多层体的宽度定义为W而所述线圈图案的内侧宽度定义为Fw时,满足0.6≤Fw:W≤0.8。
2.根据权利要求1所述的多层芯片电子元件,其中,在沿所述多层体的宽度和厚度方向剖切的横截面内,当通过沿层叠方向形成所述导电图案来限定的工作区层的厚度定义为Ta而层叠在顶部的所述导电图案的上面或层叠在底部的所述导电图案的下面的覆盖层的厚度定义为Tc时,满足0.1≤Tc:Ta≤0.5。
3.根据权利要求1所述的多层芯片电子元件,其中,在沿所述多层体的宽度和厚度方向剖切的横截面内,当所述多层体的宽度定义为W而在所述多层体的宽度方向的边沿处形成的与所述导电图案相距的边缘的宽度定义为Mw时,满足0.05≤Mw:W≤0.1。
4.根据权利要求1所述的多层芯片电子元件,其中,所述第一磁性层印刷成与所述导电图案的厚度一致。
5.根据权利要求1所述的多层芯片电子元件,其中,所述多层芯片电子元件的长度和宽度具有2.0±0.1mm和1.6±0.1mm的范围。
6.一种多层芯片电子元件,该多层芯片电子元件包括:
多层体,该多层体包括多个第一磁性层,该多个第一磁性层与导电图案形成通用层;以及
第二磁性层,该第二磁性层形成在所述多层体内的沿层叠方向彼此相邻的所述导电图案之间,
所述导电图案电连接以沿层叠方向形成线圈图案,且当所述第二磁性层的厚度定义为Ts而所述导电图案的厚度定义为Te时,满足0.1≤Ts:Te≤0.3。
7.根据权利要求6所述的多层芯片电子元件,其中,在沿所述多层体的宽度和厚度方向剖切的横截面内,当通过沿层叠方向形成所述导电图案来限定的工作区层的厚度定义为Ta而层叠在顶部的所述导电图案的上面或层叠在底部的所述导电图案的下面的覆盖层的厚度定义为Tc时,满足0.1≤Tc:Ta≤0.5。
8.根据权利要求6所述的多层芯片电子元件,其中,在沿所述多层体的宽度和厚度方向剖切的横截面内,当所述多层体的宽度定义为W而所述线圈图案的内侧宽度定义为Fw时,满足0.6≤Fw:W≤0.8。
9.根据权利要求6所述的多层芯片电子元件,其中,在沿所述多层体的宽度和厚度方向剖切的横截面内,当所述多层体的宽度定义为W而在所述多层体的宽度方向形成的与所述导电图案相距的边缘的宽度定义为Mw时,满足0.05≤Mw:W≤0.1。
10.根据权利要求6所述的多层芯片电子元件,其中,所述第一磁性层印刷成与印刷在所述第二磁性层上的所述导电图案的厚度一致。
11.根据权利要求6所述的多层芯片电子元件,其中,所述多层芯片电子元件的长度和宽度具有2.0±0.1mm和1.6±0.1mm的范围。
12.根据权利要求6所述的多层芯片电子元件,其中,所述多层体的长度小于或者等于2.1mm,所述多层体的宽度小于或者等于1.7mm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电机株式会社,未经三星电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210405599.8/1.html,转载请声明来源钻瓜专利网。