[发明专利]液晶面板的驱动电路

说明书

技术领域

本发明涉及一种液晶显示器领域，尤其涉及一种液晶面板的驱动电路。

背景技术

随着科学技术的发展以及人们生活质量的提高，液晶显示器在生活中已经随处可见，并且人们对液晶显示器的要求越来越高，开始追求大的显示画面、快的响应速度。但是随着液晶显示面板的增大布线的复杂度提高，而且随着TFT（Thin Film Transistor、薄膜场效应晶体管）基板驱动像素电极数量的增加线路延时以及因为TFT寄生电容的存在所带来的反馈电压对每个像素电极的影响使得精确控制像素电极的难度也跟着增加。

图1为基本的TFT阵列基板的电路驱动结构示意图，图中在整个TFT基板上分布着像素电极，每一个像素电极至少与一个薄膜晶体管的漏极D相连，每个薄膜晶体管的源极S至少连接一条数据线，数条数据线共同构成了数据总线结构；每一个薄膜晶体管的栅极G至少连接一条选通线，数条选通线共同构成了选通总线结构；数据总线和选通总线通过薄膜晶体管共同控制这些像素电极的数据写入，如图所示的基板上的第i列、第j行的像素电极P(i，j)共同受到选通线G(j)和数据线S(i)的控制，当对该像素电极进行写操作时，选通线G(j)处于高电平，保证薄膜晶体管T(i，j)处于导通状态，此时通过数据线S(i)上所加的驱动电压的大小使与像素电极P(i，j)相对的附近的液晶分子按照预定的偏转方向偏转，从而实现图像的显示。这样的写操作同时也是按行进行的，当选通线G(j)处于高电平时将对第j行的所有像素电极进行写操作。

然而随着矩阵分布的TFT基板中像素电极的行和列数量的增加，增长的选通线和数据线的会带来驱动线路的延时；另一方面薄膜晶体管中的栅极G和漏极D之间寄生电容C_gd的存在将直接影响栅极电压V_g对薄膜晶体管的导通和截止的控制，特别是在离选通总线电路较远的末端的像素电极P(n，j)附近，由于选通信号在之前所经过的n-1个薄膜晶体管的寄生电容C_gd带来的的负反馈电压的影响以及线路延时影响，此处不但响应时间较长，同时也存在选通电压因负反馈带来的衰减，有可能使得薄膜晶体管T(n，j)不能导通，或者在施加使液晶分子偏转的源极驱动电压V_s(n，j)的固定时间内不能导通或者不能全部导通，这将会使得该像素电极上的液晶分子不偏转或者不能按照预定的方向偏转，因此会带来该区域附近的透射率的改变和对比度的变化，影响显示质量。

图2是每一个像素电极的驱动线路连接示意图，其中第i条数据线S(i)与第i列第j行的薄膜晶体管T(i，j)的源极S相连，第j条选通线G(j)与第i列第j行的薄膜晶体管T(i，j)的栅极G相连，第i列第j行的薄膜晶体管T(i，j)的漏极D与第i列第j行的像素电极P(i，j)相连。C_gd是栅极G和漏极D之间的寄生电容，该寄生电容C_gd是在薄膜晶体管结构特性所固有的。其中C_lc是处在TFT基板和CF基板之间的液晶电容，C_s是处在TFT基板和Vcom端之间的一个补偿电容，该补偿电容的存在是为了通过放电保证C_lc上电压降低时的补偿，以适当增大C_lc区域中的液晶分子的偏转方向保持时间。