[发明专利]用于测试堆叠管芯的系统和方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及用于测试管芯堆叠件中管芯的系统和方法。

背景技术

三维(“3D”)和/或2.5D集成电路(“IC”)在半导体结构中变得非常流行。增加的管芯密度和与制造这些管芯相关的成本规定了对管芯进行的测试必须充分利用所有的好管芯。好像每个管芯都作为独立的管芯使用一样，一次测试一个管芯的当前测试方案没有考虑管芯可以堆叠在一起并且作为堆叠件工作的事实。因此，管芯可能通不过典型的测试机制，例如，通常会放弃包括检查管芯中存在的延迟的速度测试的测试机制。当考虑管芯可以堆叠在一起并且作为堆叠件工作的事实时，这些测试机制可以不必扩大管芯故障率和提高成本。

管芯内的故障通常可以分成两类：硬缺陷和软缺陷。硬缺陷(例如，固定故障)通常易于检测并且通常为总是出现并且导致永久性故障的那些类型的故障。另一方面，软缺陷更难检测并且可以基于缺陷尺寸造成管芯内的电路的附加延迟。软缺陷的实例包括阻抗通路以及管芯内部件之间的部分错误连接。这些软缺陷中的每一种缺陷以及其他类型的软缺陷都会导致管芯内的时序延迟。

无论以独立的方式还是作为管芯堆叠件的一部分工作的每个管芯通常都具有包括时序裕量时间的时序预算，例如，在将锁存的数据位发送至相同管芯内的下一个部件或者管芯堆叠件中的另一个管芯之前，数据位到达数据存储电路时的时间和数据存储电路锁存数据位时的时间之间的时间。在大多数情况下，管芯堆叠件中的每个管芯在它自己时钟域内工作。由于用于管芯堆叠件内的管芯的不同时钟域不必准确同步，所以存在更充分利用管芯堆叠件内的管芯之间的时序差的机会。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于补偿管芯堆叠件中的延迟缺陷的方法，所述方法包括以下步骤：(a)确定用于所述管芯堆叠件中的第一管芯和第二管芯之间的第一管芯间路径的第一时序裕量值；(b)确定用于所述第一管芯和所述第二管芯之间的第二管芯间路径的第二时序裕量值；(c)将所述第一时序裕量值与所述第二时序裕量值进行比较；以及(d)将到达所述第一管芯中的数据存储电路的时钟信号延迟预定量。

在该方法中，所述预定量的延迟是可编程的。

在该方法中，可选择所述预定量的延迟。

在该方法中，所述预定量小于或者等于所述第一时序裕量值和所述第二时序裕量值中的较小者。

在该方法中，所述第一管芯在第一时钟域中工作并且所述第二管芯在第二时钟域中工作。

在该方法中，所述数据存储电路为从所述第一管芯向所述第二管芯发送数据信号的扫描触发器电路。

根据本发明的另一方面，提供了一种用于测试管芯堆叠件的方法，所述方法包括以下步骤：(a)确定用于所述管芯堆叠件中的第一管芯的管芯内时序裕量值；(b)确定用于所述管芯堆叠中的所述第一管芯和第二管芯之间的第一管芯间路径的第一时序裕量值；(c)确定用于所述第一管芯和所述第二管芯之间的第二管芯间路径的第二时序裕量值；以及(d)如果所述第一时序裕量值和所述第二时序裕量值都大于所述管芯内时序裕量值，则在所述第一管芯中插入修复电路。

该方法进一步包括以下步骤：(e)启用所述修复电路，以将到达所述第一管芯中的数据存储电路的时钟信号延迟预定量。

在该方法中，所述预定量的延迟是可编程的。

在该方法中，可选择所述预定量的延迟。

在该方法中，所述预定量小于或者等于所述第一时序裕量值和所述第二时序裕量值中的较小者。

在该方法中，所述第一管芯在第一时钟域中工作并且所述第二管芯在第二时钟域中工作。

在该方法中，所述数据存储电路为从所述第一管芯向所述第二管芯发送数据信号的扫描触发器电路。