[发明专利]Cache一致性协议派生处理方法

说明书

技术领域

本发明涉及计算技术领域，更具体地说，本发明涉及一种Cache一致性协议派生处理方法。

背景技术

随着半导体制造工艺的飞速发展，单核处理器的主频已经逐渐逼近极限，为了进一步提高处理器的运算速度，人们将多个处理器核集成在一个芯片上形成片上多处理器(Chip Multi一Processor，CMP)。

在CMP中，多个处理器核心对单一内存空间的共享使得处理器和主存储器之间的速度差距的矛盾更加突出，因此CMP设计必须采用多级高速缓存（Cache），通过层次化的存储结构来缓解这一矛盾。Cache一致性协议作为多核处理器中的重要组成部分，直接影响到多核处理器的正确性设计和性能。

Cache一致性协议是一种非常复杂的多方协议，其复杂度不仅体现在协议的设计上，也体现在协议的实现上。协议实现上的难度主要是如何以较小的硬件复杂度完成一个Cache一致性协议单流程的处理，并保证访存性能。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种简化了一致性协议处理逻辑的Cache一致性协议派生处理方法。

根据本发明，提供了一种Cache一致性协议派生处理方法，其包括：针对每一个一次请求的一致性处理流程依次执行目录访问以及派生请求判断；其中，在目录访问中，查询一次请求地址对应的数据在CPU内部是否有比主存更新的副本，如有，则一次请求访问最新副本；否则判定主存中数据是最新的，一次请求直接访问主存；而且，对于CPU内部有最新副本的情况，生成作为所述一次请求的派生请求的二次请求，所述二次请求将最新副本回写主存，并且将该最新副本置为无效，或者直接将CPU中的副本置为无效；其中，在派生请求判断中，判断一次请求是否有派生请求，如果一次请求有派生请求，则使该一次请求不能从一次请求队列释放。

优选地，还针对每一个一次请求的一致性处理流程执行地址冲突判断；其中，在地址冲突判断中，比较一次请求的地址和目前尚未完成的所有请求地址，如有相同则视为有地址冲突，记录地址冲突信息，并使所述一次请求等待下一次处理。

优选地，尚未完成的所有请求地址包括一次请求队列、访存请求队列以及其他悬挂队列中所有有效条目的地址信息，所述地址信息中包括了未完成的派生请求的请求地址。

优选地，还针对每一个一次请求的一致性处理流程执行结构冲突判断；其中，在结构冲突判断中，不同的一次请求的处理需要不同的队列资源，根据目录访问的查询结果确定本次请求处理需要的队列资源，判断所需队列资源是否可得。如果本次请求处理需要的队列资源可用，则判定该一次请求无结构冲突；如果本次请求处理需要的队列资源不可用，则判定该一次请求存在结构冲突，该一次请求需要等待下一次处理。

优选地，对于没有派生请求的一次请求，如果所述一次请求若无地址冲突和结构冲突，则从一次请求队列释放。

优选地，还针对每一个一次请求的一致性处理流程执行可发射判断；其中，在可发射判断中，判断当前的一次请求是否可以发射，如果判断可以发射则继续处理，如果判断不可以发射则使一次请求处于等待处理的状态。

在本发明的Cache一致性协议派生处理方法中，对一致性的处理，采用请求派生处理的办法，即一个请求可能多次发射，多次经过一致性流水线处理，每次发射完成对部分一致性协议的处理，复杂的协议处理流程要经过多次发射多次处理，才完成对整个流程的处理。这样就将一个复杂的协议处理流程进行了分解，简化了一致性协议处理逻辑。本发明上述实施例的一致性协议处理逻辑，采用流水处理技术，对一致性请求进行多次处理，不会成为访存带宽的瓶颈，不会损失访存性能。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明实施例的Cache一致性协议处理部件的结构图。

图2示意性地示出了根据本发明实施例的Cache一致性协议一次请求处理的流程图。

图3示意性地示出了根据本发明实施例的单次访存请求的处理流程的具体示例。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图1示意性地示出了根据本发明实施例的Cache一致性协议处理部件的结构图。