[发明专利]半导体结构及其形成方法、SRAM存储单元、SRAM存储器

权利要求书

1.一种SRAM存储单元，其特征在于，包括：第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管，所述第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管形成双稳态电路，所述第三NMOS晶体管和第四NMOS晶体管为传输晶体管；

所述第一PMOS晶体管的栅极与所述第一NMOS晶体管的栅极相连，所述第一PMOS晶体管的绝缘层露出靠近第二PMOS晶体管漏极的部分栅电极层，所述绝缘层、所述露出的部分栅电极层、所述第二PMOS晶体管的漏极、所述第二PMOS晶体管的栅极围成第一开口，覆盖于所述第一开口底部和侧壁上的第一导电层，用于实现第一PMOS管的栅极与第二PMOS晶体管的漏极的电连接；

所述第二NMOS晶体管和第四NMOS晶体管的栅极、位于所述第二NMOS晶体管和第四NMOS晶体管的栅极之间的第二NMOS晶体管的漏极与所述第四NMOS晶体管的源极围成第二开口，所述第一导电层还覆盖于所述第二开口底部和侧壁上，用于实现所述第二NMOS晶体管的漏极与所述第四NMOS晶体管的源极电连接；

所述第二PMOS晶体管的栅极与所述第二NMOS晶体管的栅极相连，所述第二PMOS晶体管的绝缘层露出靠近第一PMOS晶体管漏极的部分栅电极层，所述绝缘层、所述露出的部分栅电极层、所述第一PMOS晶体管的漏极以及所述第一PMOS晶体管的栅极围成第三开口，覆盖于所述第三开口底部和侧壁上的第二导电层，用于实现第二PMOS管的栅极与第一PMOS晶体管的漏极的电连接；

所述第一NMOS晶体管和第三NMOS晶体管的栅极、位于所述第一NMOS晶体管和第三NMOS晶体管的栅极之间的第一NMOS晶体管的漏极与所述第三NMOS晶体管的源极围成第四开口，所述第二导电层还覆盖于所述第四开口底部和侧壁上，用于实现所述第一NMOS晶体管的漏极与所述第三NMOS晶体管的源极电连接。

2.如权利要求1所述的SRAM存储单元，其特征在于，所述第一导电层、第二导电层呈“L”型。

3.如权利要求1所述的SRAM存储单元，其特征在于，所述第一导电层、第二导电层的材料为多晶硅、氧化铟锡中的一种或多种。

4.如权利要求1所述的SRAM存储单元，其特征在于，所述第一导电层、第二导电层的厚度位于的范围内。

5.如权利要求1所述的SRAM存储单元，其特征在于，相邻晶体管的栅极之间的间距位于的范围内。

6.一种SRAM存储器，其特征在于，包括多个如权利要求1～5任一权利要求所述的SRAM存储单元。