[发明专利]一种具有垂直导电沟道的半导体装置及其制备方法在审
| 申请号： | 201210391026.4 | 申请日： | 2012-10-16 |
| 公开（公告）号： | CN103730490A | 公开（公告）日： | 2014-04-16 |
| 发明（设计）人： | 谢刚;汤岑;郭清;汪涛;崔京京;盛况 | 申请（专利权）人： | 浙江大学苏州工业技术研究院 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L29/10;H01L21/335 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215163 江苏省苏州市高新*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 具有 垂直 导电 沟道 半导体 装置 及其 制备 方法 | ||
1.一种垂直型的半导体装置，其特征：
栅极电极；
源极电极和漏极电极；
一系列III族氮化物层，其形成具有与所述源极电极，漏极电极形成欧姆接触，栅极电极形成肖特基接触的N面堆叠。
2.如权利要求1所述的器件，其中，所述最上层是其中在器件的接入区中形成2DEG的沟道势垒层。
3.如权利要求1所述的器件，其中，所述沟道势垒层下方是器件形成2DEG的沟道导通层。
4.如权利要求1所述的器件，其中，所述栅极电极存在垂直方向的深槽结构。
5.如权利要求1所述的器件，其中，所述栅极电极周围可以存在起到绝缘作用的钝化层。
6.如权利要求4所述的器件，其中，所述深槽结构被形成2DEG的沟道势垒层所包围。
7.如权利要求5所述的器件，其中，所述深槽结构周围的沟道势垒层被沟道导通层所包围。
8.如权利要求3所述的器件，其中，所述沟道导通层为具有一定禁带宽度的III-V族半导体材料。
9.如权利要求4所述的器件，其中，所述沟道势垒层为具有相对沟道导通层较宽的禁带宽度的III-V族半导体材料。
10.如权利要求1所述的器件，其中所述沟道的栅极区域存在着不施加所述栅极电压的情况下的2DEG，并且所述器件是耗尽模式器件。
11.如权利要求4所述的器件，其中所述栅极沟槽可以存在或宽或窄的水平表面沟道势垒层上的覆盖层延伸。
12.如权利要求1所述的器件，其中所述沟道导通层下方为具有一定禁带宽度的III-V族半导体材料的外延层。
13.如权利要求11所述的器件，其中所述外延层中存在着具有少子掺杂的一定禁带宽度的III-V族半导体材料阻挡层。
14.如权利要求1所述的器件，其中所述器件具有位于器件底部的漏极电极。
15.如权利要求1所述的器件，其中所述器件存在着所述漏极电极上方的多子掺杂的III-V族半导体材料接入层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学苏州工业技术研究院，未经浙江大学苏州工业技术研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210391026.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
