[发明专利]RS编码的并行实现方法及装置

说明书

所属技术领域

本发明涉及光通信技术，具体涉及RS编码的并行实现方法及装置。

背景技术

随着光通信向超高速、超大容量方向发展，同步数字体系(synchronous digital hierarchy，简称为SDH)结构、密集波分多路复用（Dense Wavelength Division Multiplexing，简称为DWDM）系统、全光网以及光交叉连接等技术在光纤通信系统中不断应用，使得线路速率达到10Gbps、40Gbps以及100Gbps甚至更高。

传输的有效性和可靠性是一对矛盾：一方面，传输速率的大幅提高，色散、非线性效应，接收机性能也成为制约系统性能的主要因素。另一方面，系统容量的扩大也会引起一系列诸如各路光信号之间的串扰，信号的同步、定时、恢复的问题，这些问题都会引起通信过程中误码的产生，从而降低通信的可靠性，通信可靠性的降低最终又制约了通信质量的提高、通信距离的延长、多路复用的大规模应用，以及通信设备成本的降低，因此大大阻碍了光通信的进一步发展。

前向纠错（FEC）技术是解决上述问题的关键技术之一，FEC技术通过编码端在数据发送之前根据一定的编码规则增加一定的冗余码，使得原来不具有相关性的数据产生相关性，在译码端则根据译码规则，利用冗余所产生的数据来纠正信道中产生的误码，恢复发送数据，从而达到降低接收端的光信噪比（optical signal to noise ratio，简称为OSNR）容限，减小所需发射功率的目的。采用FEC所获得的编码增益，大大降低了误码率、有效地提高了通信可靠性从而达到改善系统性能、降低系统成本的目的，而里德所罗门（Reed-Solomon，简称为RS）码作为一类具有很强纠错能力的多进制博斯查德胡里霍昆格姆码（Bose Chaudhuri Hocquenghem，简称为BCH），因其优良的性能和高吞吐率，被广泛应用于无线通信、光传输等众多领域中。

目前，RS编码在实现时通常采用串行编码的方法，如图1所示，图1中为D触发器，和分别为伽罗华域GF（2^m）（Galois Field，简称为GF，m为大于零的整数，确定伽罗华域为GF（2^m））上的常系数乘法器和加法器（即异或门），为二选一的数据选择器，通过output_sel信号来选择输出为输入的信息码元W还是校验码元C，为逻辑门，feedback_gate和input_en信号分别作为两个逻辑门的一个输入端，用于控制反馈信号和输入的信息码元是否通过该逻辑门，图1所示方法的实现结构主要是由（n-k）个D触发器和（n-k）个常系数乘法器以及（n-k）个异或门组成(n-k)级的线性反馈移位寄存器（Linear Feedback Shift Register，简称为LFSR）。该方法中，一个码元紧接着一个码元进行编码，每次只能处理一个码元，需要进行多次移位才能完成一个码字的编码过程，这种方法不仅编码效率不高，而且数据的吞吐量也不高，严重制约着整个系统传输速率的提高。

发明内容

本发明所要解决的技术问题是解决RS码编码效率不高，制约整个系统传输速率提高的问题。

为了解决上述技术问题，本发明所采用的技术方案是提供一种RS编码的并行实现方法及装置，能够一次处理多个码元，显著提高了RS码编码的效率，满足整个系统传输速率的要求。

RS编码的并行实现方法包括以下步骤：

根据参数m、n、k确定RS码的生成多项式G(x)，m为大于零的整数，确定伽罗华域为GF（2^m），n为RS码字的长度，k为RS码字中信息位的长度，H为所需要实现的并行度；

根据（n-k）是否能被H整除确定H路线性反馈移位寄存器LFSR的各反馈回路级数；当（n-k）能被H整除时，所述反馈回路级数为(n-k)/H；当（n-k）不能被H整除时，反馈回路0至反馈回路r的反馈级数为A1，反馈回路（r+1）至反馈回路（H-1）的反馈级数为（H-A1），A1为(n-k)/H向下取整，r为（n-k）除以H所得的余数；