[发明专利]多路双工声码器以及多路双工声码器系统

权利要求书

1.一种多路双工声码器，其特征在于，包括数字信号处理器和多通道缓冲串口，所述数字信号处理器和所述多通道缓冲串口连接；

所述多通道缓冲串口用于输入或者输出传输数据帧；其中，所述传输数据帧包括多个输入控制命令字段、多个输入PCM语音数据字段、多个输入声码话数据字段，多个输出控制命令字段、多个输出PCM语音数据字段以及多个输出声码话数据字段；

在输入通道，所述数字信号处理器从所述多通道缓冲串口获取输入的所述传输数据帧，根据所述输入控制命令字段对所述输入PCM语音数据字段执行编码并转换为相应的声码话数据，或者对所述输入声码话数据字段执行解码并转换成相应的PCM语音数据；

在输出通道，所述数字信号处理器根据待输出的所述声码话数据生成所述输出声码话数据字段，或者根据待输出的所述PCM语音数据生成所述输出PCM语音数据字段，并生成相应的输出控制命令字段，对所述多通道缓冲串口输出相应的所述传输数据帧。

2.如权利要求1所述的多路双工声码器，其特征在于，所述传输数据帧包括32个时隙，每个时隙8比特，第0至3时隙为预留时隙，第4至15时隙为前4路时隙，第16至19时隙为预留时隙，第20至31时隙为后4路时隙；其中，所述前4路时隙和所述后4路时隙每路均包括一个控制时隙、一个PCM信码时隙和一个声码话信码时隙，所述控制时隙用于承载输入或输出控制命令字段，所述PCM信码时隙用于承载输入或输出PCM语音数据字段，所述声码话信码时隙用于承载输入或输出声码话数据字段。

3.如权利要求2所述的多路双工声码器，其特征在于，所述传输数据帧的帧同步脉冲上升沿与第31时隙的第八个比特上升沿对齐，所述帧同步脉冲宽度为1个比特周期。

4.如权利要求1至3中任一项所述的多路双工声码器，其特征在于，所述数字信号处理器包括EDMA控制器，所述EDMA控制器用于执行所述多通道缓冲串口与所述数字信号处理器的内存之间的直接数据交互操作。

5.如权利要求1至3中任一项所述的多路双工声码器，其特征在于，所述多路双工声码器还包括连接所述数字信号处理器的FALSH程序存储芯片、晶振、电源供电电路和复位电路；

所述FALSH程序存储芯片用于存储DSP介质程序，所述晶振用于提供同步脉冲，所述电源供电电路用于提供电源，所述复位电路用于执行复位操作。

6.如权利要求1至3中任一项所述的多路双工声码器，其特征在于，所述数字信号处理器进一步从所述多通道缓冲串口接收话音编码模式配置指令，根据所述话音编码模式配置指令改变对所述输入PCM语音数据字段的编码模式，所述编码模式包括2.4kbps、1.2kbps。

7.如权利要求1至3中任一项所述的多路双工声码器，其特征在于，所述数字信号处理器进一步从所述多通道缓冲串口接收密钥注入指令，根据所述密钥注入指令注入的密钥对在信道上传输的数据进行加密，并根据所述密钥对接收到的数据进行解密后再进行解码。

8.如权利要求1至3中任一项所述的多路双工声码器，其特征在于，所述数字信号处理器进一步从所述多通道缓冲串口接收休眠指令时，控制所述多路双工声码器进入休眠状态。

9.一种多路双工声码器系统，其特征在于包括至少两个如权利要求1至8任意一项所述的多路双工声码器，所述至少两个多路双工声码器互相并联。