[发明专利]垂直非对称环栅MOSFET器件的结构及其制造方法

说明书

技术领域

本发明涉及的是一种半导体器件，本发明也涉及一种半导体器件的形成方法。具体的说是一种垂直非对称环栅MOSFET器件的结构及其制造方法。

背景技术

近年来，随着半导体行业的飞速发展，集成电路已发展到甚大规模集成电路（ULSI）阶段。器件的尺寸也随之减小到纳米级，这为开发新器件结构和制作工艺提出了很大的挑战。过去几十年中，MOSFET器件的尺寸一直在不断的减小，而如今MOSFET器件的有效沟道长度已经小于10纳米。为了不断提高电流的驱动能力和更好的抑制短沟道效应，MOSFET器件已经从传统的单栅平面器件发展到多栅三维器件。在所有多栅器件中，环栅（Gate-All-Around，GAA）器件相较于其它多栅器件对短沟道效应的抑制作用最好，而环栅器件中，横截面为圆形的器件性能最优越。

纳米级电子器件的发展为集成电路的设计带来了很高的复杂度，和复杂的光刻系统与昂贵的成本。随着器件的特征尺寸不断减小，传统MOSFET器件的制作工艺也受到限制，因此研究出了垂直结构的MOSFET器件来替代传统器件。此器件中电流方向从漏极垂直地流向源极。它不仅简化了定义沟道区的光刻技术，同时也保持了与标准工艺的兼容性。更重要的是，由于有源区位于硅体的侧面，它比平面器件更容易形成双栅或环栅结构。因此可以抑制短沟道效应，增强电流驱动力。

然而当沟道长度减小到50纳米以下时，垂直结构的MOSFET器件会面临一个严峻的问题：为了抑制短沟道效应，沟道掺杂浓度必须很高（可达7.0×10¹⁸cm^-3），这会导致很大的结漏电流，降低沟道载流子迁移率。在采用传统对称LDD（Lightly Doped Drain）结构后，虽然沟道掺杂浓度可降低至3.5×10¹⁸cm^-3，但这在沟道长度小于50纳米的器件中仍然不可以被接受。为了解决这些问题，提出了非对称LDD垂直结构的MOSFET器件。非对称LDD结构与对称LDD结构相比具有可以减小截止漏电流，降低漏结附近电场，抑制短沟道效应和减小源端串联电阻等优点。在制作工艺上与平面CMOS工艺相兼容，易于实现。

为了解决器件尺寸缩小所带来的问题，研究出了渐变沟道掺杂的MOSFET器件。通过沟道区掺杂浓度的渐进变化，提高了源端切线电场强度，因此获得了很高的载流子速率，抑制了短沟道效应。但是在传统的平面MOSFET器件中，为了获得非对称的沟道掺杂，必须使用大角度注入（large-angle-tilt implant）和复杂的光刻工艺。因此研究出了渐变沟道掺杂的垂直结构的MOSFET器件，不仅在制作工艺上可以与传统CMOS制作工艺相兼容，而且有很好的抑制短沟道效应能力。现如今已提出的纳米级器件结构有很多，与本发明类似的器件有垂直非对称双栅MOSFET器件和垂直环栅MOSFET器件。与本发明提出的器件结构相比，以上两种器件分别具有栅控能力不足和漏电流过大的缺点。

发明内容

本发明的目的在于提供一种有效抑制短沟道效应的作用的垂直非对称环栅MOSFET结构。本发明的目的还在于提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直非对称环栅MOSFET的制造方法。

本发明的目的是这样实现的：

垂直非对称环栅MOSFET器件的结构为：包括底层n型硅晶圆衬底101，漏区111位于器件的最低端；在n型硅晶圆衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。

所述漏扩展区106为n-掺杂；所述沟道区107为p型掺杂；所述源区108、漏区111为n+掺杂，掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3。

所述沟道区107沟道长度为10～20nm。

所述沟道区107成圆柱体，所述多晶硅栅110和栅氧化层109成圆环状。

垂直非对称环栅MOSFET器件的制作方法包括以下步骤：

步骤1、制备晶向为<100>的n型硅晶圆衬底101；

步骤2、在n型硅晶圆衬底101上依次淀积一层SiO₂层102，SiGe层103，和SiO₂层104；