[发明专利]一种用于DC-DC驱动的超低静态电流的电平移位电路

说明书

技术领域

本发明属于集成电路设计领域，涉及一种模拟集成电路，特别是一种用于DC-DC驱动的超低静态电流的电平移位电路。

背景技术

目前，为了满足高压DC-DC转换器的应用需求，特别是在分布式电源系统、汽车电子和MEMS等领域的需要，一些晶元代工厂开发了一种适用于高压电源芯片设计的工艺，这种工艺具有薄/厚栅氧化层和更高的额定电压的特点。横向双扩散MOS（LDMOS）的应用已成为在不改变掩膜制作工艺的情况下，提高低压过程中高压容限的一种重要方法。通常，LDMOS高压晶体管的栅源击穿电压远低于其漏源击穿电压，例如：一个30V n沟道LDMOS（nLDMOS）在导通时候的栅源电压低于5V，较低的栅源电压有利于降低开关损耗。在高压DC-DC转换器中，自举式技术广泛用于产生比输入更高的电压以驱动电源开关的高压端，为了能够与低电压的逻辑电平进行兼容，低压/高压电平转换器应用而生，其转换速度和功耗对于DC-DC转换器十分重要，特别是在便携式应用领域。图1显示了一种在同步降压转换器中实现电平转换的自举式驱动电路结构图，该电路包括低压供电源VDD，二极管D1，电容CB和高压电源开关。当高压开关关闭时，V_BOOT＝V_DD-V_Diode，当高压开关开启时，V_BOOT＝V_IN+(V_DD-V_Diode)。并且，nLDMOS用作高压和低压的转换开关，能够承受30V的漏源电压和5V的栅源电压，电平移位器产生一个低的摆幅。

电平移位器在高压驱动电路中是一个重要环节，诸如在MEMS、电源转换器、等离子显示驱动、以及其他一些电子机械系统中。图2所示的是利用交叉耦合的PMOS负载实现电平转移的传统电平转移电路，该电路将电压从低压源VDDL转移到高压源VDDH，下拉NMOS在输出状态改变之前克服了PMOS的锁存状态，输出电压从0V到VDDH，有可能超过击穿电压，因此对图1所示的浮动驱动方案是不合适的。

图3是在图2的基础上，引入了两个二极管为电路提供钳位电流，使A、B两点电压在支路导通时不致降到0V，从而使输出电压范围稳定在V_LX-V_Diode到VBOOT之间，进而满足输出要求。然而，由于稳定时的钳位电流为流过二极管的电流，其电流值仍然很大，从而使电路具有很高的静态损耗，因此在开关型DC-DC电源电路的实际应用中仍有其缺陷。

发明内容

针对上述传统电平转移电路的缺陷或不足，本发明的目的在于，提供一种用于DC-DC驱动的超低静态电流的电平移位电路，该电路不仅能使输入电压转移到既定的位置，具有耐高压的特点，而且能够降低电路的静态损耗，进一步优化了电平转移结构中的电路设计。

为了达到上述目的，本发明采用如下的技术解决方案：

一种用于DC-DC驱动的超低静态电流的电平移位电路，所述的电平移位电路包括：

第一电源VCC，开关节点电压VX，第二电源VBOOT，逻辑输入端IN，逻辑输出端OUT，4个反相器INV1、INV2、INV3和INV4，12个晶体管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12；其中，晶体管M1、M2、M9、M10和M11均为5V的低压NMOS，晶体管M7、M8和M12均为5V的低压PMOS，晶体管M3、M4均为30V的高压NMOS，晶体管M5、M6均为30V的高压PMOS；