[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2012年5月2日提交的申请号为10-2012-0046368的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种具有浮栅的三维非易失性存储器件及其制造方法。

背景技术

非易失性存储器件即使在断电的情况下也可以保留储存在其中的数据。以单层制造在硅衬底上的二维存储器件在增加集成度方面正接近物理极限。因此，已经提出了三维非易失性存储器件，其具有沿竖直方向层叠在硅衬底上的多个存储器单元。

图1是说明现有的三维非易失性存储器件的单元结构的剖面图。

如图1所示，存储器件包括沿着沟道层17层叠的下选择晶体管LST、多个存储器单元MC以及上选择晶体管UST，所述沟道层17从形成有源极区11的衬底10突出。

存储器单元MC每个包括沟道层17、具有环形以覆盖沟道层17的浮栅14、插入在沟道层17与浮栅14之间的隧道绝缘层16、与浮栅14交替层叠的控制栅12、以及插入在浮栅14与控制栅12之间的电荷阻挡层15。

根据现有存储器件的单元结构，存储器单元MC每个包括一个浮栅14和两个控制栅12。因此，每个存储器单元MC由两个控制栅12来控制，并且沿层叠方向相邻的存储器单元MC共用控制栅12。

以下将简要描述制造现有的非易失性存储器件的方法。

首先，在形成有源极区11的衬底10上交替地层叠导电层12和层间绝缘层13。随后，刻蚀导电层12和层间绝缘层13以形成沟道孔，并且将经由沟道孔暴露出的层间绝缘层13部分地刻蚀给定的深度以形成凹陷区域。然后，在具有凹陷区域的沟道孔的内壁上形成电荷阻挡层15，并且在凹陷区域中形成浮栅14。在沟道孔中形成隧道绝缘层16，并且在隧道绝缘层16上形成沟道层17。最后，刻蚀导电层12和层间绝缘层13以在沟道层17之间形成缝隙，并且在每个缝隙中形成绝缘层18。

根据上述过程，浮栅14的厚度，即图1中浮栅14的宽度，取决于层间绝缘层13被刻蚀得有多深。然而，由于难以均匀地刻蚀层间绝缘层13，因此对于每个存储器单元MC而言浮栅14的厚度有所不同。此外，由于电荷阻挡层15和浮栅14形成在凹陷区域中，因此要增加层间绝缘层13的厚度以便形成具有足够厚度的浮栅14。然而，这导致叠层的厚度增加，并且执行形成沟道孔的刻蚀工艺的难度也增加。

发明内容

本发明的示例性实施例涉及一种具有改进的耦合比的半导体器件及其制造方法。

根据本发明一个实施例，一种半导体器件包括：垂直沟道层；控制栅和层间绝缘层，所述控制栅和所述层间绝缘层相互交替层叠在衬底上并包围所述垂直沟道层；浮栅，所述浮栅插入在所述垂直沟道层与所述控制栅之间，并由所述层间绝缘层相互分隔开；以及电荷阻挡层，所述电荷阻挡层插入在所述浮栅与所述控制栅之间。

根据本发明另一个实施例，一种制造半导体器件的方法包括以下步骤：相互交替地形成第一牺牲层和第二牺牲层；通过刻蚀所述第一牺牲层和所述第二牺牲层而形成沟道孔；在所述沟道孔中形成浮栅材料层、隧道绝缘层和沟道层；通过刻蚀所述第一牺牲层和所述第二牺牲层而形成缝隙；通过去除由所述缝隙暴露出的所述第一牺牲层而形成第一凹陷区域；在所述第一凹陷区域中形成第一电荷阻挡层；在形成有所述第一电荷阻挡层的所述第一凹陷区域中形成导电层；通过去除由所述缝隙暴露出的所述第二牺牲层而形成第二凹陷区域；通过刻蚀经由所述第二凹陷区域暴露出的所述浮栅材料层而形成浮栅；以及在被刻蚀了所述浮栅材料层的所述第二凹陷区域中形成层间绝缘层。

根据本发明又一个实施例，一种制造半导体器件的方法包括以下步骤：相互交替地形成导电层和牺牲层；通过刻蚀所述导电层和所述牺牲层而形成沟道孔；在所述沟道孔中形成电荷阻挡层、浮栅材料层、隧道绝缘层和沟道层；通过刻蚀所述导电层和所述牺牲层而形成缝隙；通过去除由所述缝隙暴露出的所述牺牲层而形成凹陷区域；刻蚀经由所述凹陷区域暴露出的所述电荷阻挡层以及经由被刻蚀的所述电荷阻挡层暴露出的所述浮栅材料层；以及在被刻蚀了所述电荷阻挡层和所述浮栅材料层的所述凹陷区域中形成层间绝缘层。

附图说明

图1是说明现有的三维非易失性存储器件的单元结构的剖面图；

图2是说明根据本发明的一个实施例的半导体器件的单元结构的剖面图；

图3A至图3C是说明根据本发明的第一实施例的制造半导体器件的方法的工艺流程的剖面图；