[发明专利]众核处理器虚实地址转换方法有效
申请号: | 201210374986.X | 申请日: | 2012-09-28 |
公开(公告)号: | CN102929588A | 公开(公告)日: | 2013-02-13 |
发明(设计)人: | 郑方;李宏亮;许勇;任秀江;高红光;唐勇;杨萱 | 申请(专利权)人: | 无锡江南计算技术研究所 |
主分类号: | G06F9/38 | 分类号: | G06F9/38 |
代理公司: | 北京众合诚成知识产权代理有限公司 11246 | 代理人: | 龚燮英 |
地址: | 214083 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理器 虚实 地址 转换 方法 | ||
技术领域
本发明涉及计算机技术领域,更具体地说,本发明涉及一种众核处理器虚实地址转换方法。
背景技术
随着单核处理器芯片集成度和主频的提高,处理器技术遇到了制造成本、功耗、散热等问题,促使多核、多线程技术成为处理器系统发展的新方向。其中集成几百甚至上千个核的处理器系统一般称为众核处理器系统。多核处理器系统以及众核处理器系统中的核数的增加保证了计算和数据处理能力持续提高。
其中集成几百甚至上千个核的处理器系统一般称为众核处理器系统。众核处理器系统中的核数的增加保证了计算和数据处理能力持续提高。
发表在“计算机工程与科学”2008年第30卷第9期第154至157页上的技术文献“用户级通信中基于网络接口的虚实地址变换技术”描述了一种基于地址变换表的虚实地址变换机制。
但是,根据现有技术的虚实地址转换要么不适用于众核处理器,要么将带来巨大的开销。此外,现有技术不足之处还包括通用处理器的TLB+页表技术、段表技术和段页表技术等。而且,共享Cache(高速缓存)一般是处理器系统性能提升的重要因素,但是在众核系统中由于众多核心的竞争,共享Cache的访问有时候反而影响了处理器系统性能。
因此,希望能够提供一种可有效降低众核处理器中虚实地址转换、空间保护等多种功能的开销,并可快速、灵活的完成虚实地址转换的众核处理器虚实地址转换方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够有效降低众核处理器中虚实地址转换、空间保护等多种功能的开销,并可快速、灵活的完成虚实地址转换的众核处理器虚实地址转换方法。
根据本发明的第一方面,提供了一种众核处理器虚实地址转换方法,其包括:众核处理器虚实地址转换方法,其包括:第一步骤:请求仲裁器对来自各个处理器核心的指令流请求和数据流请求进行仲裁;第二步骤:通过指令流代换表和数据流代换表对仲裁后的指令流、数据流请求进行集中代换;其中,每个处理器核心在指令流、数据流代换表中固定分配若干条目,并且其中,核心的指令流在进行越权、越界检查后,通过虚地址索引本核心对应的代换表项后,利用可配置的代换算法代换出物理地址,代换表项还包含了对Cache一致性属性配置的信息。
优选地,所述代换算法的配置包括支持对物理空间到虚空间的映射算法的动态修改,在众核处理器存在多个存储控制器时,可实现处理器核心实际使用的物理空间固定在某个存储控制器,或灵活分条保存在多个存储控制器上。
优选地,指令流、数据流代换包括步骤:1)检查指令流、数据流的虚地址或物理地址是否发生越权、越界异常;2)根据虚地址和请求处理器核心的编号,生成索引,读出相关代换表项;3)利用代换算法代换出物理地址。
优选地,Cache一致性属性配置信息包括代换后的指令流、数据流访问是否可Cache、访问Cache的策略是直写还是回写、访问Cache是否写分配。
优选地,所述越权、越界检查包括:检查请求的虚地址是否落在对应段的虚空间范围内,如果超过该范围,则报地址越界错;检查请求的虚地址是否落在对应的物理空间范围内,如果超过该范围,则报地址越界错;以及检查请求虚地址是否访问了超出设定权限的物理空间范围,如果访问权限不足,则报越权错。
根据本发明的第二方面,提供了众核处理器虚实地址转换方法,其特征在于包括:
第一步骤:请求仲裁器对来自各个处理器核心的指令流请求和数据流请求进行仲裁;
第二步骤:通过指令流代换表进行处理器核心的指令流代换;其中,每个处理器核心在数据流代换表中固定分配多个条目,每个条目表示核心的一种虚空间类型,其中,核心的数据流在进行越权、越界检查后,虚地址根据处理器核心的编号核心号和虚空间类型索引本核心对应的代换表项后,通过代换算法代换出物理地址。
优选地,指令流、数据流代换包括步骤:1)检查指令流、数据流的虚地址或物理地址是否发生越权、越界异常;2)根据虚地址和请求处理器核心的编号,生成索引,读出相关代换表项;3)利用代换算法代换出物理地址。
优选地,所述代换算法的配置包括支持对物理空间到虚空间的映射算法的动态修改,在众核处理器存在多个存储控制器时,可实现处理器核心实际使用的物理空间固定在某个存储控制器,或灵活分条保存在多个存储控制器上。
优选地,Cache一致性属性配置信息包括代换后的指令流、数据流访问是否可Cache、访问Cache的策略是直写还是回写、访问Cache是否写分配。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡江南计算技术研究所,未经无锡江南计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210374986.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种基于点云片段分割的室内场景识别方法
- 下一篇:防治水稻害虫的组合杀虫剂