[发明专利]循环右移累加基的CMMB中LDPC编码器和编码方法

权利要求书

1.一种适合于CMMB标准中2种不同码率QC-LDPC码的编码器，QC-LDPC码的近似下三角校验矩阵H_QC是由c×t个b×b阶循环矩阵构成的阵列，u反映了H_QC与下三角矩阵的接近程度，其中，c、t、b和u皆为正整数，t=a+c，2种不同码率η分别是1/2、3/4，对于这2种不同码率QC-LDPC码，均有t=36和b=256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，2种不同码率对应的参数u分别是5、3，校验矩阵H_QC对应码字v=(s,p)=(s,p_x,p_y)，H_QC的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)，校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)，v被等分为t段，即v=(v₁,v₂,…,v_t)，p_x=(p₁,p₂,…,p_u)，py=(p_u+1,p_u+2,…,p_c)，其特征在于，所述编码器包括以下部件：

控制器，控制信息向量的输入、码字的输出和其它部件的运行；

向量存储器,用于存储向量q和码字v，其空间用v的码段v₁,v₂,…,v_t来标识；

循环右移表，用于存储矩阵H_zero中所有循环矩阵的循环右移位数和所在的块列号，其中，H_zero是将H_QC中下三角矩阵T的对角线和整个矩阵D清零得到的；

循环右移累加器，用于计算向量q和部分校验向量p_y；

并行循环左移累加器，用于计算部分校验向量p_x。

2.如权利要求1所述的编码器，其特征在于，所述循环右移累加器主要由循环右移器和累加器组成，循环右移器对输入的码段循环右移若干位，所得结果与累加器累加，重复上述操作多次，运算完毕后，累加器的内容存储到向量存储器空间中，向量存储器空间v_a+u+1~v_t中存储的数据构成了部分校验向量p_y，v_a+1~v_a+u中存储的数据构成了向量q。

3.如权利要求1所述的编码器，其特征在于，所述并行循环左移累加器主要由寄存器R₁～R₁₀、b位二输入与门M_i，j和b位二输入异或门A_i，j组成，其中，1≤i,j≤5，用于计算部分校验向量p_x：

初始时，寄存器R₁～R_u存储的是向量q；

每个时钟到来时，寄存器R₁～R₅各自串行左移1次，b位二输入与门M_i，j进行标量与向量的乘法运算，M_i，1～M_i,5的乘积与寄存器R_i+5串行循环左移1次的结果相加，和存回寄存器R_i+5；

重复上述过程，经过b个时钟周期完成运算，寄存器R₆～R₁₀存储的是部分校验向量p_x，它被转移到向量存储器空间v_a+1~v_a+u。

4.一种适合于CMMB标准中2种不同码率QC-LDPC码的编码方法，QC-LDPC码的近似下三角校验矩阵H_QC是由c×t个b×b阶循环矩阵构成的阵列，u反映了H_QC与下三角矩阵的接近程度，其中，c、t、b和u皆为正整数，t=a+c，2种不同码率η分别是1/2、3/4，对于这2种不同码率QC-LDPC码，均有t=36和b=256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，2种不同码率对应的参数u分别是5、3，校验矩阵H_QC对应码字v=(s,p)=(s,p_x,p_y)，H_QC的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)，校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)，v被等分为t段，即v=(v₁,v₂,…,v_t)，p_x=(p₁,p₂,…,p_u)，p_y=(p_u+1,p_u+2,…,p_c)，其特征在于，所述编码方法包括以下步骤：

第1步，清零部分校验向量p_x对应的向量存储器空间v_a+1~v_a+u，输入信息向量s，将信息段s₁～s_a分别存储于向量存储器空间v₁~v_a；

第2步，循环右移累加器逐行地使用整个循环右移表计算部分校验向量p_y和向量q，并将它们分别存储于向量存储器空间v_a+u+1~v_t和v_a+1~v_a+u；

第3步，使用并行循环左移累加器计算部分校验向量p_x，并将结果存储于向量存储器空间v_a+1~v_a+u；

第4步，循环右移累加器逐行地使用循环右移表的前c-u行计算部分校验向量p_y，并将结果存储于向量存储器空间v_a+u+1~v_t，注意，第2步得到的p_y是中间计算结果，而这一步得到的p_y是最终计算结果；

第5步，输出码字v=(s,p_x,p_y)。