[发明专利]晶体管电路布局结构

说明书

技术领域

本发明大致上关于一种新颖的晶体管电路布局结构。特别是，本发明关于一种除了位元线与字元线以外，能够容纳更多用来控制晶体管的电路的布局结构。

背景技术

晶体管结构是一种由栅极以及至少两组的掺杂区，各别作为漏极（source）或源极（drain）之用，所组成的金属氧化物半导体（metal oxide semiconductor,MOS）。金属氧化物半导体晶体管由电连接至栅极的字元线（wordline）来控制整个晶体管的开关。MOS晶体管的源极又可以串联至电容器（capacitor）而构成一种存储器结构单元，称为动态随机存取存储器（dynamic random access memory,DRAM）。在动态随机存取存储器中，漏极电连接至一位元线（bit line）而形成一电流传输通路，然后再经由源极电连接至电容器的储存电极（storage node）达成数据储存或输出的目的。

在目前的动态随机存取存储器制程中，电容器大多设计成堆迭于基底表面上的堆迭电容（stack capacitor）或是埋入基底中的深沟渠电容（deep trench capacitor）二种。无论是哪一种动态随机存取存储器，都只有一个栅极来控制埋在基材中的栅极通道的开关。

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器元件的设计也必须符合高积集度、高密度的要求。为了能够让动态随机存取存储器元件要有良好的性能，希望要求动态随机存取存储器尽量减少漏电流。有鉴于此，仍然期望能发展出新的晶体管电路布局结构，而可以容纳除了位元线与字元线以外更多用来控制晶体管的电路，以祈进一步提升动态随机存取存储器的性能，增加竞争力。

发明内容

有鉴于此，本发明于是提出一种新颖的晶体管电路布局结构。本发明的晶体管电路布局结构，除了位元线与字元线以外，还能够容纳更多用来控制晶体管的电路，而达成进一步提升动态随机存取存储器的性能、减少漏电流并增加竞争力的优势。

本发明首先提出一种晶体管电路布局结构。本发明的晶体管电路布局结构，包含基材、晶体管、位元线、字元线与背驱线。晶体管位于基材上，并包含源极端、漏极端与断开栅极（split gate）。断开栅极又包含独立的第一区块与独立的第二区块。位元线位于源极与漏极上、与漏极端电连接、并沿着第一方向延伸。字元线位于第一区块上、与第一区块电连接、亦沿着第一方向延伸。背驱线则位于第二区块上、与第二区块电连接、并沿着第二方向延伸。背驱线的水平高度与位元线以及字元线的水平高度不同。

在本发明一实施方式中，第一方向与第二方向实质上垂直。

在本发明另一实施方式中，第一方向与第二方向平行。

在本发明另一实施方式中，背驱线的水平高度高于位元线以及字元线的水平高度。

在本发明另一实施方式中，背驱线的水平高度低于位元线以及字元线的水平高度。

在本发明另一实施方式中，晶体管位于动态存储器单元中。动态存储器单元包含第一条状（strip）半导体材料、第一介电层、第一栅极介电层、断开栅极与第一电容单元。第一条状半导体材料位于基材上并沿着第一方向延伸。断开栅极位于基材上并沿着第三方向延伸，而将第一条状半导体材料分成第一源极端、第一漏极端及第一通道区。第一方向与第三方向可以是实质上垂直或是互相交错但不垂直。第一介电层至少部份夹置于断开栅极与基材之间。第一栅极介电层至少部份夹置于断开栅极与第一条状半导体材料之间。第一电容单元位于基材上，并包含作为下电极的第一源极端、至少部份覆盖第一源极端并作为电容介电层的第二介电层、以及至少部份覆盖第二介电层而作为上电极的电容金属层。

在本发明另一实施方式中，电容金属层沿着第三方向延伸，而形成位于基材上的电极线。

在本发明另一实施方式中，电极线的水平高度低于背驱线、位元线以及字元线的水平高度。

在本发明另一实施方式中，动态存储器单元更包含第二条状半导体材料、第二栅极介电层与第二电容单元。第二条状半导体材料位于基材上并沿着第一方向延伸。断开栅极更包含独立的第三区块，使得第二区块以及第三区块一起将第二条状半导体材料分成第二源极端、第二漏极端以及第二通道区。第二栅极介电层至少部份夹置于断开栅极与第二条状半导体材料之间。第二电容单元与第二源极端电连接，使得第一条状半导体材料、第二条状半导体材料、断开栅极、第一电容单元与第二电容单元一起成为动态存储器单元，而且第一电容单元与第二电容单元一起共享电极线。

在本发明另一实施方式中，位元线位于第一电容单元之上。