[发明专利]三维集成电路结构和用于半导体晶圆的混合接合方法

权利要求书

1.一种三维集成电路(3DIC)结构，包括：

第一半导体器件，在所述第一半导体器件的顶面上的第一绝缘材料内设置有多个第一导电焊盘，在所述多个第一导电焊盘中的每一个导电焊盘的顶面上都具有第一凹槽；

第二半导体器件，连接至所述第一半导体器件，在所述第二半导体器件的顶面上的第二绝缘材料内设置有多个第二导电焊盘，在所述多个第二导电焊盘中的每一个导电焊盘的顶面上都具有第二凹槽；以及

密封层，设置在位于所述第一凹槽中的多个第一导电焊盘中的每一个导电焊盘和位于所述第二凹槽中的多个第二导电焊盘中的一个导电焊盘之间，其中，所述密封层将所述多个第一导电焊盘中的每一个导电焊盘接合至所述多个第二导电焊盘中的一个导电焊盘，并且，所述第一绝缘材料接合至所述第二绝缘材料。

2.根据权利要求1所述的3DIC结构，其中，所述密封层包含共晶金属。

3.根据权利要求1所述的3DIC结构，其中，所述密封层包含AlGe、CuGe或CuSn。

4.根据权利要求1所述的3DIC结构，其中，所述第一半导体器件和所述第二半导体器件包括选自基本上由半导体管芯、电路、光电二极管、微电子机械系统(MEMS)器件、生物传感器件、互补金属氧化物(CMOS)器件、数字图像传感器、专用集成电路(ASIC)器件和它们的组合所组成的组的器件类型。

5.一种用于半导体晶圆的混合接合方法，所述方法包括：

提供第一半导体晶圆和第二半导体晶圆，在所述第一半导体晶圆和所述第二半导体晶圆的顶面上的绝缘材料内均设置有多个导电焊盘；

在所述第一半导体晶圆和所述第二半导体晶圆的顶面上方形成密封层；

从所述第一半导体晶圆和所述第二半导体晶圆的绝缘材料上方去除所述密封层，留下设置在所述第一半导体晶圆和所述第二半导体晶圆的多个导电焊盘上方的一部分所述密封层；

将所述第二半导体晶圆的顶面连接至所述第一半导体晶圆的顶面；以及

对所述第一半导体晶圆和所述第二半导体晶圆施加热和压力，其中，施加压力在所述第一半导体晶圆的绝缘材料和所述第二半导体晶圆的绝缘材料之间形成接合，以及，施加热形成包括位于所述第一半导体晶圆的多个导电焊盘和所述第二半导体晶圆的多个导电焊盘之间的密封层的接合。

6.根据权利要求5所述的方法，其中，从所述第一半导体晶圆和所述第二半导体晶圆的绝缘材料上方去除所述密封层包括选自基本上由化学机械抛光(CMP)方法、蚀刻方法和它们的组合所组成的组的方法。

7.根据权利要求5所述的方法，其中，形成所述密封层包括形成共晶金属的第一组分；所述第一半导体晶圆和所述第二半导体晶圆的多个导电焊盘包括所述共晶金属的第二组分；施加热包括以所述共晶金属的共晶点温度施加热，使得所述共晶金属的第一组分和第二组分反应并形成液体；并且，形成的包括位于所述第一半导体晶圆的多个导电焊盘和所述第二半导体晶圆的多个导电焊盘之间的密封层的接合包含所述共晶金属。

8.根据权利要求5所述的方法，其中，在所述第一半导体晶圆和所述第二半导体晶圆的顶面上方形成所述密封层包括在所述第一半导体晶圆和所述第二半导体晶圆的顶面上方形成包含共晶金属的第一组分的第一层，以及在所述第一层上方形成包含所述共晶金属的第二组分的第二层；施加热包括以所述共晶金属的共晶点温度施加热，使得所述共晶金属的第一组分和第二组分反应并形成液体；并且，形成的包括位于所述第一半导体晶圆的多个导电焊盘和所述第二半导体晶圆的多个导电焊盘之间的密封层的接合包含所述共晶金属。

9.根据权利要求5所述的方法，还包括在从所述第一半导体晶圆和所述第二半导体晶圆的绝缘材料上方去除所述密封层之后，对所述第一半导体晶圆和所述第二半导体晶圆的顶面进行活化。

10.一种用于半导体晶圆的混合接合方法，所述方法包括：

提供第一半导体晶圆和第二半导体晶圆，在所述第一半导体晶圆和所述第二半导体晶圆的顶面上的绝缘材料内均设置有多个导电焊盘；

对所述第一半导体晶圆和所述第二半导体晶圆的顶面实施化学机械抛光(CMP)工艺，其中，所述CMP工艺在所述多个导电焊盘的顶面上形成凹槽；

对所述第一半导体晶圆和所述第二半导体晶圆的顶面进行清洁；

在所述第一半导体晶圆和所述第二半导体晶圆的顶面上方形成密封层；

从所述第一半导体晶圆和所述第二半导体晶圆的绝缘材料上方去除所述密封层，留下在所述第一半导体晶圆和所述第二半导体晶圆的多个导电焊盘的顶面上的凹槽中保留的所述密封层；

将所述第二半导体晶圆的顶面连接至所述第一半导体晶圆的顶面；

对所述第一半导体晶圆和所述第二半导体晶圆施加压力以在所述第一半导体晶圆和所述第二半导体晶圆的绝缘材料之间形成接合；以及

加热所述第一半导体晶圆和所述第二半导体晶圆，其中，加热所述第一半导体晶圆和所述第二半导体晶圆形成由所述第一半导体晶圆和所述第二半导体晶圆的多个导电焊盘之间的密封层组成的接合。